[发明专利]一种同位控制猝发总线的控制方法

权利要求书

1.一种同位控制猝发总线的控制方法，包括CPU和存储器MEM，其特征在于包括下列步骤：始终使设备时钟信号clk与数据信号data同地点发出，同方向传输，同地点接收，用于CPU和MEM之间耗时T_L传输L距离的数据传输；

发生在CPU端的clk和data分别记为clkC，dataC；

发生在MEM存储器端的clk和data分别记为clkM，dataM；

传输中的clk和data分别记为clkD，dataD；

设置CPU端地址计数器CAC，地址寄存器AUC，MEM端的地址计数器MAC，CPU端给CAC，AUC赋值，EN为低电平时，EN＝0，并在EN＝0时用写信号WR上升沿给MAC赋值，当CAC等于AUC时，使EN为低电平，传输完毕，控制信号清零，即完成一次猝发传送；

CPU端及MEM端的后续地址分别由CAC、MAC经+1计数产生，产生clkM和dataM，在clkC的下跳沿，CAC加一，在clkM的下跳沿，MAC加一；

执行写操作时，clkC下跳沿，CPU数据memC的CAC号单元memC[CAC]的内容放到数据总线DB上，memC[CAC]是CPU数据memC的CAC号单元，在clkM的上升沿把dataM锁存到MEM的存储器的MAC号单元memM[MAC]；

执行读操作时，clkM下降沿，memM[MAC]放到数据总线DB上，成为dataM，经T_L时间，MEM端的clkM和dataM传送至CPU端，成为clkC和dataC，在clkC的上升沿把dataC锁存到memC[MAC]；

CPU和MEM的时钟根据需要由CPU通过EN，WR信号来选择：EN、WR，单向使能线，静态信号，有四个状态分别是：“00”，“01”，“10”， “11” ；

CPU向MEM传输时，CPU令EN＝1，WR＝0，使得CPU端选取系统时钟clkS产生clkC，同时产生clkD，clkD在耗时T_L传输L距离后成为clkM；

MEM向CPU传输时，CPU令EN＝1，WR＝1，使得MEM端选取系统时钟clkS产生clkM，同时产生clkD，clkD在耗时T_L传输L距离后成为clkC；

EN＝0，WR＝0时，保持当前状态或结束猝发传送；

EN＝0，WR＝1时，首地址写，CPU传送首地址到CAC，并经DB传送给MAC，CPU传送末地址到AUC；

swC和swM，分别为处理器/存储器时钟选择开关，各有两个状态，“on”通，“off” 断；

EN＝1，WR＝0时，写操作，swC处于on状态，swM处于off状态,使得clkS驱动clkC，clkC驱动clkD,clkD驱动clkM；CPU数据memC[CAC]放到数据总线DB上，成为dataC，经T_L时间，CPU端的clkC和dataC传送至MEM端，成为clkM和dataM,在clkM的上升沿把dataM锁存到MEM的存储器memM[MAC]；

EN＝1，WR＝1时，读操作，swC处于off状态，swM处于on状态，使得clkS驱动clkM，clkM驱动clkD，clkD驱动clkC；clkM下跳沿，memM[MAC]放到数据总线DB上，成为dataM，经T_L时间，MEM端的clkM和dataM传送至CPU端，成为clkC和dataC，在clkC的上升沿把dataC锁存到memC[MAC]数据；

EN＝1时，CPU端的后续地址在clkC的下跳沿，由CAC加一产生；MEM端的后续地址在clkM的下跳沿，由MAC加一产生；在CAC＝AUC时，本次猝发传输完毕，控制信号清零，即EN＝0，WR＝0。