[发明专利]一种扩散阻挡层制备方法及铜互连结构

说明书

本发明涉及一种扩散阻挡层制备方法及铜互连结构，所述制备方法包括以下步骤：在低k电介质层上沉积钼金属层，其中所述低k电介质层形成在硅片上，所述钼金属层的厚度为3‑5nm；对沉积的钼金属层进行退火处理，形成扩散阻挡层。本发明通过沉积钼金属层并进行退火处理，能够获得比现有技术更薄的扩散阻挡层，进一步降低了RC迟滞效应。

技术领域

本发明涉及半导体制造技术领域，更具体地涉及一种扩散阻挡层制备方法及铜互连结构。

背景技术

随着集成电路技术的进步，越来越多的人将目光投向低介电常数材料在超大规模集成电路(ULSI，Ultra Large-Scale Integrated circuit)中的应用。现代先进的超大规模集成电路器件的互连结构包括作为绝缘体的多孔低k电介质以及作为导体的铜(Cu)。然而，电应力下的Cu⁺容易扩散到低k电介质中从而破坏ULSI性能。因此，必须利用金属阻挡层将Cu线与低k电介质隔离开，即用金属阻挡层来防止Cu扩散到低k材料，如图1所示。在金属线(Cu线)间金属阻挡层隔离金属线的同时，用层间电介质(ILD)隔离不同的金属化能级。与Al/SiO₂互连相比，Cu/低k互连结构能降低互连中的阻容迟滞(即RC迟滞，R为电阻，C为电容)。这是通过进一步降低了低k电介质的介电常数并降低了金属(Cu)的电阻系数实现的。降低低k材料的介电常数的一种方法为在介电材料内部制造空隙，以降低材料的分子密度，因此减小薄膜密度的重要途径就是在薄膜中引入孔隙。另一方面，可以将金属阻挡层制备得足够薄来减少他们对Cu/低k的RC迟滞效应的影响。

然而，制备非常薄的金属阻挡层并不容易，尤其是在互连结构中采用超低k材料的情况下，这是因为随着k值的降低，多孔超低k材料的孔径增加(孔隙度增加)。而阻挡层的厚度必须要比超低k材料的孔径厚几倍以能够盖住低k材料的孔。因此目前难以制备出足够薄的金属阻挡层。

发明内容

为了解决现有技术中存在的问题，本发明的目的在于提供一种扩散阻挡层制备方法及铜互连结构。

根据本发明的一个方面，提供的一种扩散阻挡层制备方法包括如下步骤：

在低k电介质层的沟槽内沉积钼金属层，其中所述低k电介质层形成在硅片上，所述钼金属层的厚度为3-5nm；

对沉积的钼金属层进行退火处理，形成扩散阻挡层。

在一实施例中，所述低k电介质层为采用等离子化学气相沉积形成的无机硅薄膜，所述无机硅薄膜的孔隙率为30％，孔隙半径大致为1纳米。

在一实施例中，所述低k电介质层的k值为2.2-4。

在一实施例中，所述钼金属层是利用物理气相沉积PVD工艺采用直流溅射方法沉积的，沉积条件为：沉积气氛为氩气气氛；衬底压强为5×10^-5Pa，压力为2.2×10^-1Pa的氩气流量10sccm；当沉积功率为120W时，金属Mo的沉积速率约为3.3nm/min；沉积时间为200s。

在一实施例中，退火温度为250-400℃，退火时间为30秒钟-5分钟。

在一实施例中，所述方法还包括：将退火后的样品放置3-10天时间，并再次进行退火处理。

根据本发明的另一个方面，提供了一种铜互连结构，该铜互连结构包括：

硅片；

形成在硅片上的低k电介质层，所述低k电介质层具有沟槽；

利用如前所述的方法在低k电介质的沟槽内制备的扩散阻挡层；以及形成在所述扩散阻挡层上的铜互连。

在一实施例中，该铜互连结构还包括：形成在铜互连上的层间电介质。