[发明专利]一种射频组件集成方法

说明书

技术领域

本发明属于电磁场与微波技术领域，具体涉及一种射频组件集成方法。

背景技术

当前射频微系统的快速发展，对射频组件的尺寸提出了越来越严苛的要求。基于传统制造工艺的射频电路集成方法已经无法满足射频组件小型化、超薄化的要求。新方法通过进一步开发硅基三维异质集成工艺，利用硅基基板完成多层叠层布局，从而大大缩小射频组件体积。

目前典型的射频组件集成方法主要有以下几种：

1)基于多层微波印制板工艺的电路集成方法。

基于多层印制板(PCB)工艺的射频电路集成方法通过表面贴装元器件、内部完成信号走线的形式完成射频电路的集成。经过多年的发展，目前已经极为成熟可靠，被广泛的应用于射频组件集成中。但是存在加工精度低、通孔设计不灵活、埋置元器件难度高等缺点，目前已无法满足射频组件超薄化的要求。

2)基于低温共烧陶瓷(LTCC)工艺的电路集成方法。

LTCC工艺是上世纪90年代开始兴起的一种电路基板制造工艺，相较于PCB工艺，LTCC的加工精度更高，通孔设计更灵活。但是其缺点也很明显，由于陶瓷本身的质地较脆，LTCC基板在使用中容易碎裂，基板尺寸无法做大。且也存在无法埋置大量元器件等缺点，不利于射频组件的小型化设计。

发明内容

本发明的目的在于提供一种射频组件集成方法，克服或减轻现有技术的至少一个上述缺陷。

本发明的目的通过如下技术方案实现：一种射频组件集成方法，包括如下步骤，

步骤一：根据电路设计加工各层硅基板，完成各层基板的硅腔与TSV加工；

步骤二：完成各层硅基板的金属化，根据电路设计完成各层基板上的金属图案绘制，并完成阻容元件、滤波电路等无源器件的内嵌加工；

步骤三：通过晶圆键合工艺组合相应的硅基基板，形成埋置元器件所需要的腔体；

步骤四：进行芯片微组装，将射频电路中的元器件安装在相应的腔体内；

步骤五：通过晶圆键合工艺完成所有硅基基板层的互联；

步骤六：进入封装间进行进一步的三维堆叠，根据需要选择在上下表面安装其他元器件。

优选地是，所述步骤一中的各层所述硅基板的厚度为150μm～500μm之间。

优选地是，所述步骤一中的所述硅腔尺寸为：1×1～6×6mm²、腔体深度20～200μm。

优选地是，所述步骤一中的所述TSV通孔开孔尺寸为3μm～100μm之间、深宽比≤10:1。

优选地是，所述步骤二中的所述金属图案绘制的精度≤1μm。

优选地是，所述步骤二中的所述金属材料为金、银、铝或者铜。

优选地是，所述步骤三中的所述晶圆键合工艺为金属键合与绝缘体键合。

优选地是，所述金属键合为Al-Ge键合工艺、Au-Sn键合工艺、Cu-Sn键合工艺、Au-Au键合工艺或者Cu-Cu键合工艺。

优选地是，所述绝缘体键合为Si-Si键合工艺、Si-SiO₂键合工艺或者SiO₂-SiO₂键合工艺。

本发明所提供的一种射频组件集成方法的有益效果在于，1)加工精度高：相比于PCB/LTCC工艺最小布线尺寸100um，误差10um这样的精度，硅基集成工艺可以达到最小布线尺寸10um，误差1um的精度。更高的精度非常有利于集成电路的小型化。2)元器件可以全部内埋，表面可以做到光洁无外露元器件。基于该方法完成的射频组件可以极为方便的嵌入到射频微系统中，有利于系统级集成。3)集成尺寸小，有利于组件小型化、超薄化：本方法集成的组件其体积相比与现有产品缩小10倍以上。4)批量生产成品率高，并可以大大减少射频链路调试量：该方法采用先进硅基三维异质集成工艺，从基板制造到组件集成完全由高精度芯片集成生产线完成。批量一致性高，可以省去绝大部分调试工作。该方法可以用于小型化组件的设计上，也可以用于其他有小型化需求的数字与逻辑控制组件的设计中。

附图说明

图1为本发明射频组件架构示意图；

图2为本发明射频组件集成流程图。

具体实施方式