[发明专利]具有内存高速缓存管理器的高带宽存储器

说明书

提供了一种具有内存高速缓存管理器的高带宽存储器。一种使用高带宽存储器作为高速缓存存储器的系统和方法。高带宽存储器可包括：逻辑管芯和堆叠在逻辑管芯上的多个动态随机存取存储器管芯。逻辑管芯可包括高速缓存管理器，其中，高速缓存管理器可通过符合JESD235A标准的外部接口与外部系统连接，其中，高速缓存管理器可包括地址转译器、命令转译器和标签比较器。地址转译器可将通过外部接口接收到的每一个物理地址转译成标签值、存储器管芯的栈中的标签地址和存储器管芯的栈中的数据地址。标签比较器可根据由地址转译器产生的标签值与存储在标签地址处的标签值是否匹配来确定是发生了高速缓存命中或还是发生了高速缓存未命中。

本申请要求于2016年7月26日提交的第62/367,062号题为“具有内存高速缓存管理器的高带宽存储器”的美国临时申请和于2016年9月21日提交的第15/272,339号的美国申请的优先权和权益，此申请的公开通过引用全部合并于此。

技术领域

根据本发明的实施例的一个或更多个方面涉及高带宽存储器，更具体地，涉及一种使用高带宽存储器作为高速缓存存储器的系统和方法。

背景技术

高带宽存储器(HBM)是用于三维(3D)堆叠式动态RAM(DRAM)的高性能的RAM接口。使用HBM作为高速缓存存储器的现有技术系统可以在主机上具有高速缓存管理器以执行高速缓存管理功能。这种布置会对主机和主机与HBM之间的接口造成负担。

因此，需要一种使用HBM作为高速缓存存储器的改进的系统和方法。

发明内容

本公开的实施例的各个方面涉及一种使用高带宽存储器作为高速缓存存储器的系统和方法。高带宽存储器可包括逻辑管芯(die)和堆叠在逻辑管芯上的多个动态随机存取存储器管芯。逻辑管芯可包括高速缓存管理器，其中，高速缓存管理器可通过符合JESD235A标准的外部接口与外部系统连接，高速缓存管理器可包括地址转译器、命令转译器和标签比较器。地址转译器可将通过外部接口接收到的每一个物理地址转译成标签值、存储器管芯的栈中的标签地址、存储器管芯的栈中的数据地址。标签比较器可根据由地址转译器产生的标签值与存储在标签地址处的标签值是否匹配来确定是发生了高速缓存命中还是发生了高速缓存未命中。命令产生器可产生命令。例如，当通过外部接口接收到写命令时，命令产生器可首先产生用于获取标签值的命令来确定高速缓存命中是否发生，如果高速缓存命中已经发生，则命令产生器可产生写命令。

根据本发明的实施例，提供了一种存储器系统，包括：包括多个存储器管芯的存储器栈；逻辑管芯，其中，存储器管芯堆叠在逻辑管芯上并且被连接到逻辑管芯，逻辑管芯具有到存储器系统的外部接口，逻辑管芯包括高速缓存管理器。

在一个实施例中，高速缓存管理器包括：地址转译器，被配置为对通过所述外部接口接收到的地址进行转译来产生第一标签值、存储器栈中的数据地址和存储器栈中的标签地址。

在一个实施例中，高速缓存管理器包括：命令转译器，被配置为响应于通过所述外部接口接收到的写命令来产生用于获取标签值的第一命令和用于获取数据字的第二命令。

在一个实施例中，高速缓存管理器包括用于产生高速缓存命中信号的标签比较器，其中，当第一标签值等于从执行第一命令所得到的获取的标签值时，高速缓存命中信号的值为真；当第一标签值不等于从执行第一命令所得到的获取的标签值时，高速缓存命中信号的值为假。

在一个实施例中，标签比较器被配置为通过所述外部接口的第一引脚发送高速缓存命中信号。

在一个实施例中，高速缓存管理器被配置为通过所述外部接口的第二引脚来发送脏位的值和/或有效位的值。

在一个实施例中，高速缓存管理器被配置为在第一时间间隔期间通过第一引脚发送高速缓存命中信号，并在第二时间间隔期间通过第一引脚发送脏位的值。

在一个实施例中，高速缓存管理器被配置为通过伪通道来执行第一命令。