[发明专利]带有注入式背栅的集成JFET结构

说明书

技术领域

本发明涉及半导体器件领域。更具体地，本发明涉及半导体器件中的结型场效应晶体管(JFET)。

背景技术

一些半导体器件含有具有顶栅和背栅的结型场效应晶体管(JFET)，以提供对JFET沟道电阻的适当控制。背栅可以由具有与JFET沟道相反导电类型的掩埋层/埋层提供；掩埋层可以与在半导体器件中提供其他功能的其他掩埋层(诸如用于垂直双极结型晶体管的集电极或用于高压晶体管的隔离层)同时形成。很多情况下，掩埋层的深度由垂直双极结型晶体管或用于高压晶体管的隔离结构的要求决定，并且比用于最佳JFET性能所要求的更深(特别是对于低压JFET)。

发明内容

以下呈现简化的发明内容以便提供对本发明一个或更多个方面的基本理解。本发明内容未详尽地综述本发明，且既不旨在确定本发明的关键或重要要素，也不描绘本发明的范围。而是，该发明内容的主要目的在于以简化形式呈现本发明的一些概念，以作为稍后呈现的更具体说明的开始。

半导体器件含有具有沟道层的JFET，沟道层在半导体器件的衬底中具有第一导电类型。JFET具有在沟道层上方的顶栅，和在沟道下方的具有第二相反导电类型的背栅。沟道层包含在JFET的源极和漏极之间具有均匀横向分布的第一导电类型的沟道掺杂剂。背栅包含具有在沟道层下方均匀横向分布的第二导电类型的背栅掺杂剂。背栅与沟道层横向对准。

通过在半导体器件衬底上方形成沟道掩模来形成半导体器件，该沟道掩模暴露用于沟道掺杂剂的区域。当沟道掩模在适当位置时，沟道掺杂剂注入(implant)到由沟道掩模暴露的区域中的衬底中。当沟道掩模在适当位置时，背栅掺杂剂注入到衬底中，使得所注入的沟道掺杂剂与所注入的沟道掺杂剂横向对准。

附图说明

图1是示例半导体器件的横截面图。

图2A到图2E是含有在示例形成方法的阶段中描绘的JFET的半导体器件的横截面图。

图3A到图3G是含有在示例形成方法的阶段中描绘的JFET的另一个半导体器件的横截面图。

图4是含有示例JFET的进一步的半导体器件的横截面图。

图5A到图5C是含有在形成方法的阶段中描绘的JFET的另一个示例半导体器件的剖面。

具体实施方式

参考附图描述本发明。附图未按比例绘制且附图仅被提供用于例示本发明。以下参考用于例证的示例应用描述本发明的数个方面。应当理解，陈述多个具体细节、关系和方法来促进理解本发明。然而，相关领域的技术人员将容易地认识到，可以在没有一个或更多个具体细节的情况下或借助其他方法的情况下实践本发明。在其他情况下，熟知的结构或操作将不具体示出，以免干扰本发明。本发明不受动作或事件的例示顺序限制，因为一些动作可按照不同顺序发生和/或与其他动作或事件同时发生。此外，并非需要所有例示的动作或事件来实现根据本发明的方法。

半导体器件具有包括含硅(诸如晶体硅、硅锗或碳化硅)半导体材料的衬底。半导体器件含有半导体材料的JFET。JFET具有带有第一导电类型的沟道层、在沟道层上方的顶栅和在沟道层下方的具有第二相反导电类型的背栅。沟道层包括在JFET的源极和漏极之间具有均匀横向分布的第一导电类型的沟道掺杂剂。背栅包括具有在沟道层下方均匀横向分布的第二导电类型的背栅掺杂剂。背栅与沟道层横向对准。

就本公开的目的而言，短语“横向对准”被理解为意指背栅的横向边界具有与沟道层的横向边界相同的形状，并且背栅横向边界直接设置在沟道层横向边界的下方。此外，短语“横向对准”被理解为包括这种情况，其中背栅横向边界在沟道层横向边界周围以相等距离从沟道层横向边界凹陷或延伸超过沟道层横向边界，该距离小于背栅的峰值掺杂剂浓度的深度。

就本公开的目的而言，术语“第一导电类型的掺杂剂”和术语“第二导电类型的掺杂剂”被理解为意指分别在半导体材料中提供第一导电类型的掺杂剂和提供第二导电类型的掺杂剂。例如，对于其中第一导电类型是n型且第二导电类型是p型的情况，磷和砷是第一导电类型的掺杂剂，因为它们在半导体材料中提供n型导电性，而硼是第二导电类型的掺杂剂，因为它在半导体材料中提供p型导电性。