[发明专利]一种序列脉冲上升沿加抖的装置有效
申请号: | 201710446135.4 | 申请日: | 2017-06-14 |
公开(公告)号: | CN107271891B | 公开(公告)日: | 2019-06-14 |
发明(设计)人: | 付在明;刘航麟;黄建国;赵贻玖 | 申请(专利权)人: | 电子科技大学 |
主分类号: | G01R31/317 | 分类号: | G01R31/317;H03K5/12;G01R31/00 |
代理公司: | 成都行之专利代理事务所(普通合伙) 51220 | 代理人: | 温利平 |
地址: | 611731 四川省成*** | 国省代码: | 四川;51 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 序列 脉冲 上升 沿加抖 装置 | ||
1.一种序列脉冲上升沿加抖的装置,其特征在于,包括:
数据信号产生装置,用于产生需要加抖的序列脉冲,并发送给扇出电路;
扇出电路,用于将序列脉冲扇成上升沿信号和下降沿信号,再分别送入锐化电路1和锐化电路2;
锐化电路1和锐化电路2,锐化电路1用于接收上升沿信号,并进行脉宽窄化处理,得到窄化上升沿信号,再发送给固定延迟电路1;锐化电路2用于接收下降沿信号,并进行脉宽窄化处理,得到窄化下降沿信号,再发送给固定延迟电路2;
固定延迟电路1和固定延迟电路2,固定延迟电路1对窄化上升沿信号进行固定延迟,再发送给延迟电路;固定延迟电路2对窄化下降沿信号进行固定延迟,再发送给信号合成电路;
地址控制器,对时钟信号和触发信号进行延迟处理后将其作为控制信号,用于控制抖动数据存储电路将抖动数据送入到延迟电路;
移相电路,将时钟信号进行移相后作为延迟电路的抖动数据加载控制信号;
抖动数据存储电路,在控制信号的控制下,将携带有抖动数据存储电路固有延迟的抖动数据送入到延迟电路;
延迟电路,用于接收固定延迟后的窄化上升沿信号和抖动数据,并在抖动数据加载控制信号的控制下,将抖动数据加载到窄化上升沿信号,再发送给信号沿合成电路;
信号沿合成电路,将延迟电路和固定延迟电路2发送的信号进行序列脉冲合成,得到序列脉冲上升沿加抖的序列脉冲信号。
2.根据权利要求1所述的一种序列脉冲上升沿加抖的装置,其特征在于,所述地址控制器的时延与所述抖动数据存储电路的固有时延之和小于时钟周期的一半。
3.根据权利要求1所述的一种序列脉冲上升沿加抖的装置,其特征在于,所述的移相电路选用反相器,用来实现50%占空比的时钟信号的180度移相。
4.根据权利要求1所述的一种序列脉冲上升沿加抖的装置,其特征在于,所述的锐化电路1选用一个D触发器,D触发器的D端接高电平,时钟端接上升沿信号;当上升沿到来时,D触发器Q端输出由低电平变为高电平,并作为D触发器的复位信号,使D触发器输出复位,并由高电平变为低电平,D触发器Q端输出窄化上升沿信号。
5.根据权利要求1所述的一种序列脉冲上升沿加抖的装置,其特征在于,所述的锐化电路2选用一个D触发器,D触发器的D端接高电平,时钟端接下降沿信号;当下降沿到来时,D触发器Q端输出由高电平变为低电平,并作为D触发器的复位信号,使D触发器输出复位,并由低电平变为高电平,D触发器Q端输出窄化下降沿信号。
6.根据权利要求1所述的一种序列脉冲上升沿加抖的装置,其特征在于,所述的延迟电路可以选取数控可编程延迟线或模拟电平控制的高精度可控延迟线。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于电子科技大学,未经电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710446135.4/1.html,转载请声明来源钻瓜专利网。