[发明专利]一种N阱电阻及其生成方法

说明书

本申请提供了一种N阱电阻及其生成方法，所述N阱电阻包括：第一多晶硅部；位于所述第一多晶硅部下方的第一N+区域；与所述第一多晶硅部间隔的第二多晶硅部；位于所述第二多晶硅部下方的第二N+区域；N阱区；所述第一N+区域位于所述N阱区的一端中，并与所述N阱区连接；所述第二N+区域位于所述N阱区的另一端中，并与所述N阱区连接；所述多晶硅部为内部中空的空心结构，通过所述空心结构注入杂质形成相应的N+区域。所述N阱电阻能够提高热处理过程N阱电阻值的精度。所述N阱电阻的生成方法，可以生成在热处理过程中保持高精度电阻值的N阱电阻。

技术领域

本申请涉及电路设计技术领域，特别涉及一种N阱电阻及其生成方法。

背景技术

N阱电阻经常被用于模拟电路设计中。图1为现有的N阱电阻的结构示意图，如图1所示，现有技术的N阱电阻包括N阱区和N+区域，其中点划线框形成的区域是N阱区，粗实线框为N+区域，在N阱区的两端分别放置了N+区域，N阱区一般为轻掺杂(掺杂浓度低)，N+为重掺杂(掺杂浓度高)。一般N阱电阻的长度由两个N+区中心点之间的距离决定。在集成电路工艺中，N阱区域和N+区域会由于后道工序中的热处理过程而变化，所以其定义的长度精度偏差较大。N阱区域和N+区域中的掺杂杂质会在后道工序热处理过程中进行扩散。温度变化对扩散的影响很大。热处理过程控制不精确导致大批量生产中芯片间的偏差较大。

电阻值的公式为：

其中，R为电阻值，ρ为电阻率，L为电阻的长度，A为电阻的截面积。

可见，电阻值正比于电阻的长度，而热处理过程控制不精确导致大批量生产中芯片间的偏差较大，即，N阱电阻的长度精度受温度影响，从而，直接影响N阱电阻值的精度。

发明内容

本申请实施例提出了一种N阱电阻及其生成方法，用以克服现有的热处理过程控制不精确导致影响N阱电阻值的精度的不足。

本申请实施例提供了一种N阱电阻，包括：

第一多晶硅部；

位于所述第一多晶硅部下方的第一N+区域；

与所述第一多晶硅部间隔的第二多晶硅部；

位于所述第二多晶硅部下方的第二N+区域；

N阱区；

所述第一N+区域位于所述N阱区的一端中，并与所述N阱区连接；所述第二N+区域位于所述N阱区的另一端中，并与所述N阱区连接；

所述多晶硅部为内部中空的空心结构，通过所述空心结构注入杂质形成相应的N+区域。

本申请实施例提供的N阱电阻，由于包括了第一多晶硅部；位于所述第一多晶硅部下方的第一N+区域；与所述第一多晶硅部间隔的第二多晶硅部；位于所述第二多晶硅部下方的第二N+区域；N阱区；所述第一N+区域位于所述N阱区的一端中，并与所述N阱区连接；所述第二N+区域位于所述N阱区的另一端中，并与所述N阱区连接；所述多晶硅部为内部中空的空心结构，所述空心结构包括内侧和外侧，所述空心结构的内侧用于控制所述N+区域的形成；所述第一N+区域中心处到所述第二N+区域中心处对应的所述N阱区的距离为所述N阱电阻的长度。，能够基于多晶硅部准确控制所述N+区域的形成，从而精确控制N阱电阻的长度，提高热处理过程N阱电阻值的精度。

本申请实施例还提供了上述的N阱电阻的生成方法，包括如下步骤：

形成N阱区；

形成多晶硅部，所述多晶硅部包括第一多晶硅部和第二多晶硅部，所述第一多晶硅部和所述第二多晶硅部分别位于所述N阱区两端的上方，所述多晶硅部为内部中空的空心结构，所述空心结构包括内侧和外侧，所述空心结构的内侧用于控制所述N+区域的形成；