[发明专利]半导体器件及其制造方法

说明书

一种用于制造半导体器件的方法包括：堆叠半导体层、第一牺牲层和第二牺牲层；图案化第二牺牲层以形成第二牺牲图案；在第二牺牲图案的两侧上形成间隔物图案，其中间隔物图案的间距是恒定的，并且间隔物图案的宽度是恒定的；去除第二牺牲图案；形成覆盖间隔物图案的掩模层；在掩模层上形成支持图案，其中支持图案的宽度大于间隔物图案的宽度，并且支持图案与间隔物图案交叠；将支持图案和间隔物图案转移到第一牺牲层上以形成栅极图案和支持图案；以及将栅极图案和支持图案转移到半导体层上以形成栅极和支持栅极。

技术领域

本公开涉及半导体器件及其制造方法。

背景技术

作为用于增加半导体器件的密度的按比例缩小技术中的一种，多栅晶体管已经被提出，其中鳍形或纳米线形的硅体形成在衬底上，然后栅极形成在硅体的表面上。这种多栅晶体管允许容易的按比例缩小，因为它使用三维沟道。此外，可以增强电流控制能力而不需要增加多栅晶体管的栅长度。此外，这可以有效地抑制短沟道效应(SCE)，短沟道效应(SCE)是沟道区域的电势受漏极电压影响的现象。

发明内容

实施方式提供具有改善的操作特性的半导体器件，以及用于制造具有改善的操作特性的半导体器件的方法。

根据实施方式的一方面，提供一种用于制造半导体器件的方法，包括：在衬底上顺序地形成半导体层、第一牺牲层和第二牺牲层；图案化第二牺牲层以形成第二牺牲图案；在第二牺牲图案的两侧上分别形成间隔物图案，其中间隔物图案的间距是恒定的，并且间隔物图案的宽度是恒定的；去除第二牺牲图案；形成覆盖间隔物图案的掩模层；在掩模层上形成支持图案，其中支持图案的宽度大于间隔物图案的宽度，并且支持图案与间隔物图案的至少一部分交叠；将支持图案和间隔物图案转移到第一牺牲层上以形成牺牲栅极图案和牺牲支持图案；以及将牺牲栅极图案和牺牲支持图案转移到半导体层上以形成栅极和支持栅极。

根据实施方式的另一方面，提供一种用于制造半导体器件的方法，包括：在衬底上顺序地形成半导体层、第一牺牲层、第二牺牲层和第一掩模层；使用曝光图案化第一掩模层以形成第一掩模图案；将第一掩模图案转移到第二牺牲层上以形成第二牺牲图案；在第二牺牲图案的两侧上形成间隔物图案；形成覆盖间隔物图案的第二掩模层；在第二掩模层上形成支持图案，其中支持图案与间隔物图案交叠；使用曝光图案化第二掩模层以形成第二掩模图案；将第二掩模图案和间隔物图案转移到第一牺牲层以形成牺牲栅极图案和牺牲支持图案；以及将牺牲栅极图案和牺牲支持图案转移到半导体层上以形成栅极和支持栅极。

根据实施方式的另一方面，提供一种用于制造半导体器件的方法，包括：在衬底上顺序地形成半导体层和第一牺牲层；在第一牺牲图案上形成具有恒定间距和恒定宽度的多个间隔物图案；形成覆盖所述多个间隔物图案的掩模层；在掩模层上形成支持图案，使得支持图案交叠所述多个间隔物图案中的至少两个间隔物图案；将支持图案和所述多个间隔物图案转移到第一牺牲层上以分别形成牺牲支持图案和多个牺牲栅极图案；以及将牺牲支持图案和所述多个牺牲栅极图案转移到半导体层上以分别形成支持栅极和多个栅极。

根据实施方式的另一方面，提供一种用于制造半导体器件的方法，包括：在衬底上顺序地形成半导体层和第一牺牲层；在第一牺牲层上形成间隔开一定间距的间隔物图案；形成覆盖间隔物图案的掩模层；在掩模层上形成支持图案，其中支持图案与间隔物图案的至少一部分交叠；将支持图案和间隔物图案转移到第一牺牲层上以形成牺牲栅极图案和牺牲支持图案；以及将牺牲栅极图案和牺牲支持图案转移到半导体层上以形成栅极和支持栅极，其中栅极和支持栅极在第一方向上延伸第一长度。