[发明专利]具有兼容不同数据长度的纠错功能的存储器和纠错方法

权利要求书

1.一种具有纠错功能的存储器，其特征在于，包括：数据阵列、ECC阵列、ECC编码模块、ECC解码模块、第一数据选择模块、第二数据选择模块和数据输出模块，其中，

当写入数据时：该数据阵列被配置成存储写入的数据；该第一数据选择模块被配置成接收该写入的数据，并且响应于影响数据长度的控制信号来确定是否还接收来自该数据阵列的数据；该ECC编码模块被配置成接收该第一数据选择模块输出的数据，并且根据其内预先设置的ECC算法对该数据进行编码以生成监督位；且该ECC阵列被配置成存储生成的监督位；

当读出数据时：该数据阵列被配置成输出存储的数据；该ECC阵列被配置成输出存储的监督位；该ECC解码模块被配置成同时接收该数据阵列输出的数据和该ECC阵列输出的监督位来进行数据的检测和纠正；该第二数据选择模块被配置成响应于影响数据长度的控制信号生成数据输出模块控制信号；该数据输出模块被配置成接收经纠正的数据并且响应于该数据输出模块控制信号来控制该数据输出模块输出的数据的长度。

2.根据权利要求1所述的存储器，其特征在于，所述影响数据长度的控制信号是与X4、X8、X16模式或者X4、X8以及X16模式之一与突发突变模式的组合模式对应的信号。

3.根据权利要求1或2所述的存储器，其特征在于，在写入数据时，若影响数据长度的控制信号有效，则该第一数据选择模块还接收来自该数据阵列的数据，以将来自该数据阵列的数据与写入的数据组合成符合该ECC编码模块内预先设置的ECC算法的数据。

4.一种具有纠错功能的存储器，其特征在于，包括：数据阵列、ECC阵列、ECC编码模块、ECC解码模块、数据选择模块和数据输出模块，其中，

当写入数据时：该数据阵列被配置成存储写入的数据；该ECC编码模块被配置成接收来自该数据阵列的数据，并且根据其内预先设置的ECC算法对该数据进行编码以生成监督位；且该ECC阵列被配置成存储生成的监督位；

当读出数据时：该数据阵列被配置成输出存储的数据；该ECC阵列被配置成输出存储的监督位；该ECC解码模块被配置成同时接收该数据阵列输出的数据和该ECC阵列输出的监督位来进行数据的检测和纠正；该数据选择模块被配置成响应于影响数据长度的控制信号生成数据输出模块控制信号；该数据输出模块被配置成接收经纠正的数据并且响应于该数据输出模块控制信号来控制该数据输出模块输出的数据的长度。

5.根据权利要求4所述的存储器，其特征在于，所述影响数据长度的控制信号是与X4、X8、X16模式或者X4、X8以及X16模式之一与突发突变模式的组合模式对应的信号。

6.一种存储器纠错方法，其特征在于，该存储器包括数据阵列、ECC阵列、ECC编码模块、ECC解码模块、第一数据选择模块、第二数据选择模块和数据输出模块，该存储器纠错方法包括：

当写入数据时：将写入的数据存储在该数据阵列中；通过该第一数据选择模块接收该写入的数据，并且通过该第一数据选择模块响应于影响数据长度的控制信号来确定是否还接收来自该数据阵列的数据；通过该ECC编码模块接收该第一数据选择模块输出的数据，并且通过该ECC编码模块根据其内预先设置的ECC算法对该数据进行编码以生成监督位；且将生成的监督位存储在该ECC阵列中；

当读出数据时：从该数据阵列输出存储的数据；从该ECC阵列输出存储的监督位；通过该ECC解码模块同时接收该数据阵列输出的数据和该ECC阵列输出的监督位来进行数据的检测和纠正；通过该第二数据选择模块响应于影响数据长度的控制信号生成数据输出模块控制信号；通过该数据输出模块接收经纠正的数据并且响应于该数据输出模块控制信号来控制该数据输出模块输出的数据的长度。

7.根据权利要求6所述的存储器纠错方法，其特征在于，所述影响数据长度的控制信号是与X4、X8、X16模式或者X4、X8以及X16模式之一与突发突变模式的组合模式对应的信号。

8.根据权利要求6或7所述的存储器纠错方法，其特征在于，在写入数据时，若影响数据长度的控制信号有效，则该第一数据选择模块还接收来自该数据阵列的数据，以将来自该数据阵列的数据与写入的数据组合成符合该ECC编码模块内预先设置的ECC算法的数据。