[发明专利]半导体器件及其制造方法

权利要求书

1.一种半导体器件的制造方法，其特征在于，包括以下步骤：

提供半导体衬底，所述半导体衬底表面上具有多个鳍片，相邻鳍片之间具有表面低于所述鳍片的器件隔离结构，在所述半导体衬底表面上依次形成伪栅介质层、伪栅极层和具有栅极图案的图形化掩膜层；

以所述图形化掩膜层为掩膜，至少对所述伪栅极层进行刻蚀，且所述多个鳍片的表面上以及相邻鳍片之间的器件隔离结构的表面上剩余的伪栅极层连为一体，以形成伪栅极；

在所述伪栅极的侧壁上形成第一侧墙；

以所述第一侧墙和所述伪栅极为掩膜，刻蚀部分厚度的所述鳍片和部分厚度的所述器件隔离结构，且刻蚀所述器件隔离结构的厚度大于刻蚀所述鳍片的厚度，以形成鳍片沟槽和器件隔离结构沟槽，其中，刻蚀所述器件隔离结构的厚度为5nm~15nm，刻蚀所述鳍片的厚度为 1nm~6nm；

在所述第一侧墙的侧壁上、所述鳍片沟槽的侧壁上、所述器件隔离结构沟槽的侧壁上以及所述第一侧墙底部的伪栅介质层的侧壁上形成第二侧墙，所述第二侧墙的厚度小于所述第一侧墙的厚度，且所述第二侧墙的厚度为2nm~6nm；

至少去除所述第二侧墙所围区域中的伪栅极，形成栅极开口；

在所述栅极开口中依次形成高K栅介质层以及金属栅电极层，以形成金属栅极叠层结构；

对所述第二侧墙外侧的半导体衬底进行刻蚀，以形成源/漏沟槽，然后在所述源/漏沟槽中进行源/漏区半导体材料外延生长，以形成抬升的源/漏区，所述源/漏区的顶部高于鳍片和器件隔离结构的顶部。

2.如权利要求1所述的半导体器件的制造方法，其特征在于，所述第一侧墙的厚度为2nm~8nm。

3.如权利要求1所述的半导体器件的制造方法，其特征在于，所述第一侧墙和所述第二侧墙的材料分别选自氧化硅、氮化硅和氮氧化硅中的至少一种。

4.如权利要求1所述的半导体器件的制造方法，其特征在于， 以所述图形化掩膜层为掩膜，至少对所述伪栅极层进行刻蚀时，刻蚀所述伪栅极层至所述伪栅介质层表面或者所述伪栅介质层中，或者刻蚀所述伪栅极层以及所述伪栅介质层至所述半导体衬底表面；

至少去除所述第二侧墙所围区域中的伪栅极时，还去除所述伪栅介质层。

5.如权利要求1所述的半导体器件的制造方法，其特征在于，在形成所述伪栅极之后，还以所述伪栅极为掩膜，对所述伪栅极两侧的半导体衬底进行LDD离子注入。

6.如权利要求1所述的半导体器件的制造方法，其特征在于，在至少去除所述第二侧墙所围区域中的伪栅极，形成栅极开口之前，在所述半导体衬底、第二侧墙、第一侧墙以及伪栅极的表面上形成层间介电层，平坦化所述层间介电层的顶部直至暴露出所述伪栅极的顶部。

7.一种半导体器件，其特征在于，包括：

半导体衬底，所述半导体衬底表面上具有多个鳍片，相邻鳍片之间具有表面低于所述鳍片的器件隔离结构；

金属栅极叠层结构，包括依次形成于所述鳍片的部分表面上的高K栅介质层和金属栅电极层，所述金属栅极叠层结构至少覆盖在所述多个鳍片及相邻鳍片之间的器件隔离结构的顶部表面上；

第一侧墙，覆盖在所述金属栅极叠层结构的侧壁上，且所述第一侧墙底部外围的所述鳍片中形成有鳍片沟槽，所述第一侧墙底部外围的所述器件隔离结构中形成有器件隔离结构沟槽，所述器件隔离结构沟槽的深度大于所述鳍片沟槽的深度；

第二侧墙，覆盖在所述第一侧墙的外侧壁上、所述鳍片沟槽的侧壁上、所述器件隔离结构沟槽的侧壁上以及所述第一侧墙底部的高K栅介质层的侧壁上，所述第二侧墙的厚度小于所述第一侧墙的厚度，且所述第二侧墙的厚度为2nm~6nm，所述第二侧墙的底部沿所述鳍片侧壁延伸的深度为1nm~6nm，所述第二侧墙的底部沿所述器件隔离结构侧壁延伸的深度为5nm~15nm；

抬升的源/漏区，所述源/漏区填充在所述金属栅极叠层结构、第一侧墙和第二侧墙的两侧的半导体衬底中的源/漏沟槽中且所述源/漏区的顶部高于鳍片和器件隔离结构的顶部。

8.如权利要求7所述的半导体器件，其特征在于，所述第一侧墙的厚度为2nm~8nm。

9.如权利要求7所述的半导体器件，其特征在于，所述第一侧墙和所述第二侧墙的材料分别选自氧化硅、氮化硅和氮氧化硅中的至少一种。