[发明专利]一种解决电容空焊的钢网设计方法

说明书

技术领域

本发明涉及PCBA生产领域，具体涉及一种解决电容空焊的钢网设计方法。针对AOI测试盲点的问题，本发明把对着电容的钢网底部开设一个窗口，并增加一定宽度，从而增加锡量，改善了物料的上锡性。

背景技术

PCB(Printed circuit board印刷电路板)或写PWB(Printed wire board)，是重要的电子部件，是电子元件的支撑体，是电子元器件线路连接的提供者。传统的电路板，采用印刷蚀刻阻剂的工法，做出电路的线路及图面，因此被称为印刷电路板或印刷线路板。由于电子产品不断微小化跟精细化，目前大多数的电路板都是采用贴附蚀刻阻剂(压膜或涂布)，经过曝光显影后，再以蚀刻做出电路板。就在众多的增层印刷电路板方案被提出的1990年代末期，增层印刷电路板也正式大量地被实用化，直至现在。

为大型、高密度的印刷电路板装配PCBA(Printed Circuit Board Assembly，PCB空板经过SMT上件，再经过DIP插件的整个制程，简称PCBA)发展一个稳健的测试策略是重要的，以保证与设计的符合与功能。除了这些复杂装配的建立与测试之外，单单投入在电子零件中的金钱可能是很高的-当一个单元到最后测试时可能达到25,000美元。由于这样的高成本，查找与修理装配的问题现在比其过去甚至是更为重要的步骤。今天更复杂的装配大约18平方英寸，18层；在顶面和底面有2900多个元件；含有6000个电路节点；有超过20000个焊接点需要测试。

通常，在普通的PCBA生产制作过程中，普通的不良产生会通过AOI(Automatic Optical Inspector自动光学检测仪)进行拦截，AOI的基本工作原理即用光学手段获取被测物图形，一般通过一传感器(摄像机)获得检测物的照明图象并数字化，然后以某种方法进行比较，分析和判断，相当于将人工目检自动化，智能化。而一些其他不良也可以通过ICT(In-Circuit Tester在线测试仪)进行拦截。

目前，在板卡的生产过程中，越来越多的CPU在被使用，2路，4路等服务器的使用率越来越高，在CPU底座下方会有电容的存在，但这些电容由于隐藏在底座下方，所以AOI不能覆盖到，上述两种办法都不易拦截，只能通过功能测试来拦截，这样会浪费人力以及物力，不利于生产问题的及时发现。

针对上述问题，本申请发明一种解决电容空焊的钢网设计方法。该钢网设计方法可以全面改善印刷品质，有效提升产品品质。

发明内容

SMT工艺中关键的一点是焊接，可以这样说，SMT就是如何将元件放到预定的位置，通过焊接达到一定的电气性能的过程。如何根据元件尺寸与特性设计出合理的焊盘，如何根据元件与焊盘及焊点要求设计出钢网，并且设计出来的焊盘与钢网是可制造性，这将是一个工艺工程师面临的问题。

目前原有钢网设计方法为钢网与物料PAD按照比例1∶1设计。但该钢网的设计方法有两种缺点：

1.在生产过程中，PAD过大，贴装压力可能会造成锡珠问题，而锡珠极易造成短路；

2.如果物料有氧化或者拒锡问题，非常容易造成空焊现象的产生。

本申请所述的钢网设计方法可以有效的改善以上问题。

本申请发明一种解决电容空焊的钢网设计方法，其特征在于，该方法具体为：在对应于电容的钢网底部开设一个窗口；同时增加一定的宽度。

如上所述的一种解决电容空焊的钢网设计方法，其特征还在于，钢网底部开设一个窗口为半圆形。

如上所述的一种解决电容空焊的钢网设计方法，其特征还在于，宽度增加到45mm。

附图说明

图1、物料PAD实物图

图2、现有钢网设计方法示意图

图3、本发明所述方法示意图

具体实施方式

为清楚的说明本申请发明所提出一种解决电容空焊的钢网设计方法的实现情况，下面将结合附图来说明具体实现步骤。具体如下：

如图3所示，根据最近不良产生的原因，来改善钢网的设计，增加锡量把对应于电容的钢网底部开设一个窗口，宽度增加到45mm，锡量会增加到原来的1.1倍左右。上述方法可以充分利用钢网的设计来改善物料的上锡性。

显而易见地，附图中所示的仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，都属于本发明保护的范围。

通过采用本申请所发明的钢网设计方法改善钢网的设计，大大提升PCBA的良率，提升效率，节省成本，降低后续测试维修的成本。