[发明专利]半导体装置和检测器件发热的方法

说明书

本申请公开了一种半导体装置和检测器件发热的方法，涉及半导体技术领域。其中，装置包括：在衬底上的半导体鳍片；在所述衬底上的第一MOS器件，包括：在所述半导体鳍片上的第一栅极结构；以及在所述第一栅极结构两侧至少部分地位于所述半导体鳍片中的第一源极和第一漏极；在所述衬底上的第二MOS器件，包括：在所述半导体鳍片上的第二栅极结构；以及在所述第二栅极结构两侧至少部分地位于所述半导体鳍片中的第二源极和第二漏极；以及在所述半导体鳍片上位于所述第一MOS器件和所述第二MOS器件之间的第一伪栅结构；其中，在所述第一伪栅结构被施加第一电位、所述衬底被施加第二电位的情况下，能够将所述第一MOS器件与所述第二MOS器件电隔离。

技术领域

本申请涉及半导体技术领域，尤其涉及一种半导体装置和检测器件发热的方法。

背景技术

随着MOSFET(Metal Oxide Semiconductor Field Effect Transistor，金属氧化物半导体场效应晶体管)器件的尺寸逐渐减小，短沟道效应(the short channel effect，简称为SCE)成为一个关键问题。FINFET(Fin Field Effect Transistor，鳍片式场效应晶体管)器件具有比较好的栅极控制能力，可以进一步缩小CMOS(Complementary MetalOxide Semiconductor，互补金属氧化物半导体)器件的尺寸。

然而，在FNIFET器件中，由于鳍片比较窄，导致鳍片中的散热比较差，这将造成FINFET器件严重的自热(self-heating)问题，从而影响器件的可靠性。自热将会导致器件的温度增加，晶格振动剧烈，导致载流子的迁移率下降，使得器件的驱动电流减小，从而导致器件性能下降。目前，对器件自热效应的检测是一个比较大的挑战。

发明内容

本申请的一个目的在于提供一种半导体装置和检测器件发热的方法。

根据本申请的一方面，提供了一种半导体装置，包括：在衬底上的半导体鳍片；在所述衬底上的第一MOS器件，包括：在所述半导体鳍片上的第一栅极结构；以及在所述第一栅极结构两侧至少部分地位于所述半导体鳍片中的第一源极和第一漏极；在所述衬底上的第二MOS器件，包括：在所述半导体鳍片上的第二栅极结构；以及在所述第二栅极结构两侧至少部分地位于所述半导体鳍片中的第二源极和第二漏极；以及在所述半导体鳍片上位于所述第一MOS器件和所述第二MOS器件之间的第一伪栅结构；其中，在所述第一伪栅结构被施加第一电位、所述衬底被施加第二电位的情况下，能够将所述第一MOS器件与所述第二MOS器件电隔离。

在一个实施例中，所述装置包括多个所述第二MOS器件，相邻的第二MOS器件共用一个第二源极或一个第二漏极。

在一个实施例中，所述装置还包括：在所述衬底上的第三MOS器件，包括：在所述半导体鳍片上的第三栅极结构；以及在所述第三栅极结构两侧至少部分地位于所述半导体鳍片中的第三源极和第三漏极；以及在所述半导体鳍片上位于第一MOS器件和所述第三MOS器件之间的第二伪栅结构；其中，在所述第二伪栅结构被施加第三电位的情况下，能够将所述第一MOS器件与所述第三MOS器件电隔离。

在一个实施例中，所述装置包括多个所述第三MOS器件，相邻的第三MOS器件共用一个第三源极或一个第三漏极。

在一个实施例中，所述第一电位与所述第三电位相同。

在一个实施例中，所述第一MOS器件和第二MOS器件为NMOS器件；所述第一电位小于或等于所述第二电位。

在一个实施例中，所述第一MOS器件和第二MOS器件为PMOS器件；所述第一电位大于或等于所述第二电位。