[发明专利]半导体集成电路

权利要求书

1.一种半导体集成电路，包括：

内部时钟生成电路，所述内部时钟生成电路从时钟源生成内部时钟；

第一寄存器；

第二寄存器；

表单电路；以及

具有多种操作模式的内部电路，

其中，所述第一寄存器能够储存第一信息，该第一信息指定所述时钟源的频率与所述内部时钟的频率之间的相对关系，

其中，所述第二寄存器能够储存第二信息，该第二信息指示出所述时钟源的频率，

其中，所述内部时钟生成电路基于在所述第一寄存器中储存的所述第一信息来生成所述内部时钟，

其中，在所述内部电路中，基于所供应的控制信号来指定操作模式，以及

其中，所述表单电路能够以与所述第一信息和所述第二信息相关联的方式来储存被输出为所述控制信号的控制信息，并且基于从所述第一寄存器供应的所述第一信息以及从所述第二寄存器供应的所述第二信息来将对应的控制信息输出为所述控制信号。

2.根据权利要求1所述的半导体集成电路，

其中，所述表单电路具有解码电路和储存电路，所述解码电路用于解码所述第一信息以及所述第二信息并将解码结果输出，所述储存电路用于储存所述控制信息以便关联于所述解码结果，以及

其中，所述储存电路将根据所述解码结果的所述控制信息输出为所述控制信号。

3.根据权利要求2所述的半导体集成电路，

其中，所述表单电路进一步包括非易失性存储器和传送电路，

其中，所述非易失性存储器以与所述第一信息和所述第二信息相关联的方式来储存所述控制信息，以及

其中，所述传送电路将在所述非易失性存储器中储存的所述控制信息传送至所述储存电路。

4.根据权利要求1所述的半导体集成电路，进一步包括：

振荡电路，所述振荡电路生成根据所耦合的振荡器的频率的所述时钟源，

其中，所述第一信息包括根据所述振荡器的所述频率的信息。

5.根据权利要求1所述的半导体集成电路，在所述表单电路之后的级中进一步包括延迟电路，所述延迟电路对所述控制信号给予预定的延迟。

6.根据权利要求5所述的半导体集成电路，其中，

在将所述内部时钟的所述频率改变为以使其变高的情况下，所述预定的延迟被设置为在改变之前切换所述控制信号的延迟量，以及

在将所述内部时钟的所述频率改变为以使其变低的情况下，所述预定的延迟被设置为在改变之后切换所述控制信号的延迟量。

7.根据权利要求2所述的半导体集成电路，其中，

所述解码结果包括第一解码值，该第一解码值指示出所述第一信息的设置被禁止的状态，并且

在所述储存电路中储存的所述控制信息包括在所述解码结果是所述第一解码值的情况下所关联的第一控制信息。

8.根据权利要求7所述的半导体集成电路，

其中，所述第一寄存器进一步包括第二储存电路，该第二储存电路在新的第一信息被设置之前来保持旧的第一信息，

其中，进一步提供有第三储存电路，该第三储存电路在所述新的第一信息被设置之前来保持从所述表单电路输出的旧的控制信息，以及

其中，当所述新的第一信息的解码结果是指示出所述新的第一信息的设置被禁止的状态的所述第一解码值时，在所述第二储存电路中储存的所述旧的第一信息被输出为所述第一寄存器的输出，并且在所述第三储存电路中储存的所述旧的控制信息被输出为所述控制信息。

9.根据权利要求7所述的半导体集成电路，其中，

所述解码结果进一步包括第二解码值，该第二解码值指示出不推荐所述第一信息的状态，并且

在所述储存电路中储存的所述控制信息进一步包括在所述解码结果是所述第二解码值的情况下所关联的第二控制信息。

10.根据权利要求1所述的半导体集成电路，其中，

所述内部电路是其电流供应能力为可调整的电源电路，

对应于所述多种操作模式中每一种，来指定所述电流供应能力的大小，并且

基于所述控制信号来调整所述电流供应能力的大小。