[发明专利]一种同步控制电路及包含该电路的多芯片级联电路

说明书

本发明涉及一种同步控制电路，包括反馈控制电路、级联判断电路和同步信号输出电路，反馈控制电路接收所述同步信号输出电路的输出信号，并根据反馈控制电路的使能信号和同步信号输出电路的输出信号判断芯片是否为主芯片；级联判断电路接收所述芯片的时钟信号，并输出级联判断信号，当所述芯片为主芯片时，判断主芯片是否为级联模式；同步信号输出电路接收同步信号和反馈控制电路的输出信号，当所述级联判断电路判断所述主芯片为级联模式时，输出同步信号。通过设计一种电路结构简单的同步控制电路，达到了自动识别主从片，级联所需管脚少，级联方便，可操作性强，占用面积小的效果。

技术领域

本发明涉及多芯片级联领域，具体涉及一种同步控制电路及包含该电路的多芯片级联电路。

背景技术

在很多应用环境中单级芯片很难提供足够的功率和驱动能力，因此经常需要将相同的芯片进行级联工作，当一个芯片检测到使能信号产生了时钟信号之后，该时钟信号被通信到其他相同芯片，使得其他芯片保持同步工作。为了避免级联带来的冲突，主片的时钟频率将会决定其他从片的开关频率。

在级联时主从片的信号输入端接在一起且与输入电压相连，主从片的输出端接在一起用于驱动负载。工作过程中主片通过同步模块控制从片工作，该模块提供同步工作所需要的时钟信号给级联的各个从片。目前的时钟同步控制一般需要两个控制信号，即同步时钟信号及同步控制信号，外加一个芯片使能控制信号，主片负责产生时钟信号，从片负责通过同步模块接收主片产生的时钟信号，主从片共同驱动负载。

现有技术采用的同步模块电路结构复杂，占用面积较大，管脚较多，级联时接线复杂，级联操作不方便,增加了设计复杂度。

发明内容

本发明要解决的技术问题在于，针对现有技术的上述缺陷，提供一种同步控制电路，克服现有技术采用的同步模块电路结构复杂，占用面积较大，管脚较多，级联时接线复杂，级联操作不方便的缺陷。

本发明解决其技术问题所采用的技术方案是：提供一种同步控制电路，包括反馈控制电路、级联判断电路和同步信号输出电路：所述反馈控制电路，用于接收所述同步信号输出电路的输出信号，并根据所述反馈控制电路的使能信号和所述同步信号输出电路的输出信号判断芯片是否为主芯片；所述级联判断电路，用于接收所述芯片的时钟信号，并输出级联判断信号，当所述芯片为主芯片时，判断所述主芯片是否为级联模式；同步信号输出电路，用于接收同步信号和所述反馈控制电路的输出信号，当所述级联判断电路判断所述主芯片为级联模式时，输出同步信号。

所述反馈控制电路包括D触发器和与门，所述D触发器的时钟端接收所述同步信号输出电路的输出信号，所述与门接收D触发器的正向输出端的输出信号和所述芯片的使能信号：

当所述芯片的使能信号为低电平时，若所述同步信号输出电路无时钟信号输出，则所述芯片处于主芯片待机或者从芯片；若所述同步信号输出电路有时钟信号输出，则所述芯片为从芯片；

当所述芯片的使能信号为高电平时，所述芯片为主芯片。

所述级联判断电路包括级联判断信号产生电路、下拉电路和上拉电路：所述级联判断信号产生电路，用于接收所述芯片的时钟信号，并输出所述级联判断信号，以控制所述下拉电路和所述上拉电路的工作状态；所述下拉电路和所述上拉电路的输出端与所述同步信号输出电路的输出端相连，用于判断所述芯片是否为级联模式；

当所述级联判断信号产生电路输出高电平时，所述下拉电路工作，所述同步信号输出电路的输出端为低电平，且当所述级联判断信号产生电路输出低电平时，所述上拉电路工作，所述同步信号输出电路的输出端也为低电平，则所述级联判断电路判断所述主芯片为单级模式；

当所述级联判断信号产生电路输出高电平时，所述下拉电路工作时，所述同步信号输出电路的输出端为低电平，且当所述级联判断信号产生电路输出低电平时，所述上拉电路工作，所述同步信号输出电路的输出端为高电平，则所述级联判断电路判断所述主芯片为级联模式。