[发明专利]应用于F2F解码芯片中的片上时钟校准方法和装置

说明书

本发明提供了一种应用于F2F解码芯片中的片上时钟校准方法和装置。该装置包括MCU，用于控制钟校准电路的开闭，校准控制字向所述非易失型内存中回读/回写，并控制执行时钟校准流程；时钟校准电路，用于在所述MCU的控制下，并在环振电路的配合下，进行时钟校准；环振电路，用于在所述时钟校准电路的控制下，配合所述时钟校准电路，按照校准控制字进行时钟频率调整；所述非易失型内存，用于存储默认时钟校准值。其采用片内校准装置，测试简单，无需外围电路，测试时间短，适用于大规模生产。

技术领域

本发明涉及芯片技术领域，特别涉及一种应用于F2F(亦称双频率数据、双相位)解码芯片中的片上时钟校准方法和装置。

背景技术

在F2F解码芯片中采用的理想时钟频率为9.216MHz，该时钟是由内部环形振荡电路产生，但由于芯片生产工艺偏差以及工作环境、温度、湿度等情况的变化会导致芯片时钟不准，会引起以下问题：

该时钟为芯片算法处理时钟，如果时钟不准会导致算法内部使用的滤波器频带范围出现偏差影响解码成功率；

该时钟为芯片通讯接口的基准时钟，时钟发生偏差会导致芯片与主控设备通讯不稳定甚至无法通讯的情况；

基于以上情况的考虑，需要在芯片出厂之前进行时钟校准，现有技术的校准方法是片外校准，其通过仪器采集输出的环振时钟确认时钟偏差再将校准值写回芯片内部，完成校准过程。

但此方法测试需要额外的芯片接口、测试设备而且每颗芯片的校准时间长，增加测试成本。

发明内容

本发明为克服现有技术中的缺陷而提供一种应用于F2F(亦称双频率数据、双相位)解码芯片中的片上时钟校准方法和装置，以解决现有技术中的不足，其采用片内校准装置，测试简单，无需外围电路，测试时间短，适用于大规模生产。

为实现本发明目的而提供的一种应用于F2F解码芯片中的片上时钟校准方法,包括如下步骤：

MCU从非易失型内存中回读默认时钟校准值，并传递给时钟校准电路，控制时钟校准电路打开；

所述时钟校准电路在所述MCU的控制下，在所述环振电路的配合下，进行时钟校准；

将确认时钟校准值作为默认时钟校准值写入到非易失型内存中，并关闭时钟校准计算；

当F2F解码芯片上电时，回读所述默认时钟校准值，并对F2F解码芯片输出准确的时钟。

优选地，所述时钟校准，包括如下步骤：

MCU启动时钟校准计算，时钟校准电路测试环振电路的时钟频率偏差并确认时钟校准值；

所述时钟校准电路打开后用环振电路产生环振时钟clk_osc去采样外部输入的基准时钟clk_ref进行时钟校准；

校准控制可以是通过时钟校准电路产生的7bit校准控制字输出给所述环振电路，所述环振电路按照校准控制字对应控制环形时钟的驱动电流大小来调整时钟频率clk_osc；

对于时钟校准字adj_val[6:0]的每个比特(bit)bit[n]的计算方式一致，其中n=0，1，2，3，4，5，6；用环振时钟clk_osc对基准时钟clk_ref信号的高电平进行计数，计数值adj_cnt与基准值REF_ VAL进入比较器COMP进行比较，会出现以下结果：

adj_cntREF_VAL时，bit[n]置为1，否则保持该bit值不变；

adj_cntREF_VAL时，bit[n]置为0，否则保持该bit值不变；

adj_cnt＝REF_VAL时，则结束时钟校准过程。

优选地，所述环振电路配合时钟校准电路，包括如下步骤：