[发明专利]半导体器件

说明书

提供一种能够提高半导体器件的可靠性的技术。在本发明中，形成在半导体芯片(CHP1)的表面的栅极焊盘(GPj)以相较于其他引线(漏极引线(DL)和栅极引线(GL))更靠近源极引线(SL)的方式配置。其结果为，根据本发明，能够缩短栅极焊盘(GPj)与源极引线(SL)之间的距离，因此，能够缩短连接栅极焊盘(GPj)和源极引线(SL)的导线(Wgj)的长度。由此可知，根据本发明，能够充分地降低存在于导线(Wgj)的寄生电感。

本发明申请是国际申请日为2011年9月30日、国际申请号为PCT/JP2011/072584、进入中国国家阶段的国家申请号为201180073865.5、发明名称为“半导体器件”的发明申请的分案申请。

技术领域

本发明涉及半导体器件，尤其涉及适用于例如在空调的逆变器、计算机电源的DC/DC转换器、混合动力汽车或电动汽车的逆变器模块等中使用的功率半导体器件的有效技术。

背景技术

在日本特表2000-506313号公报(专利文献1)中记载有提供一种同时实现低导通电阻和高耐压的开关元件的技术。具体而言，在专利文献1中记载有对以碳化硅(SiC)为材料的结型FET(Junction Field Effect Transistor：结型场效应晶体管)和以硅(Si)为材料的MOSFET(Metal Oxide Semiconductor Field Effect Transistor：金氧半场效应晶体管)进行级联(cascode)连接的结构。

在日本特开2008-198735号公报(专利文献2)中记载有如下结构：为了提供低导通电压且高耐压的元件，将以SiC为材料的FET、和以Si为材料的二极管串联连接。

在日本特开2002-208673号公报(专利文献3)中记载有如下构造：为了削减功率模块的面积，使开关元件和二极管隔着平板连接端子而层叠。

在日本特开2010-206100号公报(专利文献4)中记载有通过提高以SiC为材料的常闭型的结型FET的阈值电压来防止误点弧的技术。具体而言，在SiC衬底上配置结型FET和MOSFET，并在结型FET的栅电极上以二极管方式连接MOSFET。

现有技术文献

专利文献

专利文献1：日本特表2000-506313号公报

专利文献2：日本特开2008-198735号公报

专利文献3：日本特开2002-208673号公报

专利文献4：日本特开2010-206100号公报

发明内容

作为同时实现耐压提高和导通电阻降低的开关元件，存在使用级联连接方式的开关元件。使用级联连接方式的开关元件例如是将使用了带隙(band gap)比硅(Si)大的材料的常开型的结型FET(Junction Field Effect Transistor)、和使用了硅(Si)的常闭型的MOSFET(Metal Oxide Semiconductor Field Effect Transistor)串联连接的结构。根据该级联连接方式的开关元件，能够通过绝缘耐压大的结型FET来确保耐压，并且，基于常开型的结型FET而使导通电阻降低，基于低耐压的MOSFET而使导通电阻降低，由此，能够得到同时实现了耐压提高和导通电阻降低的开关元件。

在该级联连接而成的开关元件的安装结构中，采用了通过焊接导线将形成有结型FET的半导体芯片和形成有MOSFET的半导体芯片连接起来的结构。本发明人新发现，在该结构的情况下，由于存在于焊接导线的寄生电感的影响、结型FET的漏电流的影响，在进行开关时，会导致在低耐压的MOSFET的源极与漏极之间施加有设计耐压以上大小的电压。像这样，当在低耐压的MOSFET上施加有设计耐压以上的电压时，MOSFET可能被击穿，从而导致半导体器件的可靠性下降。