[发明专利]半导体器件及其制造方法

说明书

相关申请的交叉引用

本申请要求2016年7月11日在韩国知识产权局提交的申请号为10-2016-0087512的韩国专利申请的优先权，其公开内容通过引用整体合并于此。

技术领域

本公开的实施例涉及一种半导体器件及其制造方法，更具体地，涉及一种具有在接触件和金属线之间的套刻裕度(overlay margin)的半导体器件及其制造方法。

背景技术

通常，半导体器件包括用于在器件之间或线之间电互连的金属线。此外，半导体器件还包括用于在上金属线和下金属线之间互连的接触件。

金属线通常由具有超导电性的铝(Al)和/或钨(W)形成。近来，许多开发人员和公司正在深入研究使用比铝(Al)和钨(W)具有更高导电性和更低电阻的铜(Cu)作为下一代金属线材料的方法，以解决在高度集成和高速运行元件中遇到的信号延迟问题。

由于干刻蚀方法不适用于形成由铜(Cu)形成的金属线，因此需要一种称为镶嵌工艺(damascene process)的新制造技术以形成铜(Cu)线。

然而，随着半导体器件高度集成，单元尺寸逐渐减小，半导体器件在高度上逐渐增加，并且关键尺寸(CD)逐渐减小，导致在接触件和金属线之间的套刻裕度的减小。

例如，需要增加接触件的上部的尺寸以防止发生非开启状态，使得在接触件和邻近金属线之间的套刻裕度大大减小。

发明内容

本公开的各种实施例涉及一种半导体器件及其制造方法，其基本上消除了由于相关技术的限制和缺点而引起的一个或更多个问题。

本公开的实施例涉及一种用于制造半导体器件的方法，其能够保证在接触件和金属线之间的套刻裕度。

根据本公开的一个方面，一种用于制造半导体器件的方法包括：在下部结构之上形成层叠绝缘膜，在所述层叠绝缘膜中第一层间绝缘膜、刻蚀停止膜和第二层间绝缘膜顺序层叠；通过刻蚀层叠绝缘膜来形成接触孔；通过在接触孔内的第一层间绝缘膜和刻蚀停止膜中掩埋导电膜来形成接触件；以及形成耦接到接触件的顶表面的金属线。

根据本公开的另一方面，一种半导体器件包括：层叠绝缘膜，其在下部结构上，在所述层叠绝缘膜中第一层间绝缘膜、刻蚀停止膜和第二层间绝缘膜顺序层叠；接触件，其具有掩埋在刻蚀停止膜中的上部和掩埋在第一层间绝缘膜中的下部；以及金属线，其形成为在与接触件的顶表面同时接触的同时沿第一方向前进，并且形成为掩埋在第二层间绝缘膜中。接触件的下部的宽度与在第一层间绝缘膜内的深度成比例地逐渐减小，而接触件的上部的宽度比接触件的形成在第一层间绝缘膜中的下部的顶表面的宽度小。

应当理解，前述的一般描述和实施例的以下详细描述二者都是示例性和说明性的。

附图说明

通过结合附图参考以下详细描述，本公开的上述内容和其它特征以及优点将变得显而易见，其中：

图1A和1B是图示根据本公开的实施例的半导体器件的视图。

图2A到图9B是图示根据本公开的实施例的用于制造半导体器件的方法的截面图。

图10A和10B是分别图示以线形图案和以之字形图案形成的接触孔的视图。

具体实施方式

现在将结合附图详细参考本发明的某些实施例。然而，本公开可以以不同的形式来实施，而不应当被解释为局限于本文中所阐述的实施例。相反地，提供作为示例的这些实施例使得本公开将是彻底和完整的，并且将向本领域技术人员充分地传达本发明的各种方面和特征。

尽可能地，贯穿附图将使用相同的附图标记表示相同或相似的部分。在下面的描述中，可以省略对本文中并入的相关已知配置或功能的详细描述，以避免使得本发明的主题不太清楚。

将理解的是，虽然在本文中可以使用术语“第一”、“第二”和“第三”等来描述各种元件，但这些元件不受这些术语的限制。这些术语是用来将一个元件与另一元件区分开。因此，在不脱离本发明的精神和范围的情况下，下面描述的第一元件也可以被称作第二元件或第三元件。

附图不一定按比例绘制，且在某些情况下，可以夸大比例来更清楚地图示实施例的各个元件。例如，在附图中，为便于图示，与实际的元件尺寸和元件间的间隔相比，可以夸大元件的尺寸或元件间的间隔。

还应理解，当将一元件称作“连接到”或“耦接到”另一个元件时，其可以直接在另一个元件上、直接连接到或直接耦接到另一个元件，或者，还可以存在一个或更多个中间元件。此外，还将理解，当一个元件被称为在两个元件“之间”时，其可以是两个元件之间的唯一元件，或者也可以存在一个或更多个中间元件。