[发明专利]磁性随机存储器底电极接触及其形成方法

说明书

本发明提供了磁性随机存储器底电极接触及其形成方法，采用在金属连线Mx(x＝1)上制作底电极接触(BEC)或者通孔Vx(x＝1)/底电极接触(BEC)的方法来代替通孔Vx(x＝1)。同时，由于底电极接触(BEC)的顶部直径要大于后续的超薄势垒层的直径，那么，在底电极接触(BEC)周围的表面不平整将不会转移到后续的势垒层之上，非常有利于制作平整的超薄势垒层，有利于磁性隧道结磁性，电学和良率的提高，减少了工艺复杂程度和节约了制造成本。

技术领域

本发明涉及一种磁性随机存储器(MRAM，Magnetic Radom Access Memory)底电极接触(BEC，Bottom Electrode Contact)及其形成方法，属于磁性随机存储器(MRAM，Magnetic Radom Access Memory)制造技术领域。

背景技术

近年来，采用磁性隧道结(MTJ)的MRAM被人们认为是未来的固态非易失性记忆体，它具有高速读写、大容量以及低能耗的特点。铁磁性MTJ通常为三明治结构，其中有磁性记忆层，它可以改变磁化方向以记录不同的数据；位于中间的绝缘的隧道势垒层；磁性参考层，位于隧道势垒层的另一侧，它的磁化方向不变。

为能在这种磁电阻元件中记录信息，建议使用基于自旋动量转移或称自旋转移矩(STT，Spin Transfer Torque)转换技术的写方法，这样的MRAM称为STT-MRAM。根据磁极化方向的不同，STT-MRAM又分为面内STT-MRAM和垂直STT-MRAM(即pSTT-MRAM)，后者有更好的性能。依此方法，即可通过向磁电阻元件提供自旋极化电流来反转磁性记忆层的磁化强度方向。此外，随着磁性记忆层的体积的缩减，写或转换操作需注入的自旋极化电流也越小。因此，这种写方法可同时实现器件微型化和降低电流。

同时，鉴于减小MTJ元件尺寸时所需的切换电流也会减小，所以在尺度方面pSTT-MRAM可以很好的与最先进的技术节点相契合。因此，期望是将pSTT-MRAM元件做成极小尺寸，并具有非常好的均匀性，以及把对MTJ磁性的影响减至最小，所采用的制备方法还可实现高良莠率、高精确度、高可靠性、低能耗，以及保持适于数据良好保存的温度系数。同时，非易失性记忆体中写操作是基于阻态变化，从而需要控制由此引起的对MTJ记忆器件寿命的破坏与缩短。然而，制备一个小型MTJ元件可能会增加MTJ电阻的波动，使得pSTT-MRAM的写电压或电流也会随之 有较大的波动，这样会损伤MRAM的性能。

在现在的MRAM制造工艺中，为了实现MRAM电路缩微化的要求，通常在表面抛光的CMOS通孔(Vx(x＝1))上直接制作MTJ单元，即：所谓的on-axis结构，如图1(a)和图1(b)所示。由于制作磁性隧道结对衬底的平整度要求非常高，如果衬底的表面平整度比较低，那么超薄势垒层将会不平整，进而，磁性隧道的磁学和电学性能将会受到严重影响；在目前的工艺条件下，通孔(Vx(x＝1))周围的平整度还达不到制作磁性隧道结的要求，同时，MTJ结构单元的尺寸(势垒层的直径)要比Vx(x＝1)顶部开口尺寸(Vx顶部直径)大或者相近似，如图2所示，那么，在Vx(x＝1)周围的表面不平整将会转移到势垒层上，从而制约着磁性隧道结磁性，电学和良率的提高。

为了解决衬底的局部不平整，通常可以在磁性隧道结底电极沉积之后，再次进行表面平整度处理，然而这无疑增加了制造成本和工艺的复杂程度，同时，为了获得更好的薄膜质量，一般采用底电极膜层，磁性隧道结多层膜和顶电极膜层在不隔断真空的环境中依次沉积。

发明内容

本发明提供的磁性随机存储器底电极接触及其形成方法，采用在金属连线Mx(x＝1)上制作底电极接触(BEC)或者通孔Vx(x＝1)/底电极接触(BEC)的方法来代替通孔Vx(x＝1)。保证底电极接触(BEC)的顶部直径要大于后续的超薄势垒层的直径，如图3所示。技术方案如下：

一种磁性随机存储器底电极接触的形成方法，包括如下步骤：

步骤1：提供表面抛光的带金属连线或通孔的衬底；