[发明专利]一种航天大功率混和集成电路的版图结构

说明书

技术领域

本发明涉及一种基于氮化铝基板的全部芯片锡焊工艺的航天高可靠大功率混和集成电路的版图，版图实现了电路的高功率输出，较低的热阻，低功耗的要求，特别是满足太空环境长期安全可靠使用的要求。

背景技术

现有技术中，公开的CN204118071U高可靠氮化铝成膜基片厚膜混合集成电路、CN103413803A一种混合集成电路及其制造方法、CN20201220684207 一种高集成度功率混合集成电路等等，这些专利技术中没有能够解决航天电路的异质键合的问题（航天电路必须是金金键合或铝铝键合）；没有给出如何解决小芯片焊接的位置漂移问题；没有提出大功率混和集成电路的基板与外壳的热膨胀应力的解决措施；对混和集成电路在航天应用环境下的安全要求没有采取相应的版图结构措施。

在空间系统中，系统的工作时间越来越长，功率混和集成电路的可靠性要求越来越高，电路的可靠性寿命要求也越来越高。解决功率电路内部裸芯片的异质键合的问题（航天电路必须是金金键合或铝铝键合）；解决小芯片焊接的位置漂移问题；采取有效方法解决大功率混和集成电路的基板与外壳的热膨胀应力和热阻问题；以及如何解决混和集成电路版图结构在航天应用环境下的安全要求，则功率混和集成电路电路的可靠性寿命将大大提高，满足宇航系统的使用要求。

发明内容

本发明的目的是提供了一种可靠性高、工作寿命长、抗空间各种辐射、高可靠大功率混和集成电路的版图结构。

实现本发明目的的技术解决方案为：

一种航天大功率混和集成电路的版图结构，其特征在于，采用三氧化二铝基板，基板上焊接的功率芯片通过铝丝键合线或/金丝键合互连；

对于按照版图上的器件工作电压划分的高电压版图区与低电压版图区采用绝缘介质隔离，或增加高压版图区与低压版图区之间的间距；

在基板上用于焊接过渡芯片的焊接区周围设置将熔化的焊料限定在固定区域的介质阻挡栅。

基板上焊接的大功率芯片通过铝丝键合线互连，小功率芯片通过金丝键合互连。

采用FK1071型PtAg导体浆料作为版图上的导体和焊接区材料。

绝缘介质和/或介质阻挡栅采用FK4027型玻璃釉浆料。

芯片、基板、封装外壳的热膨胀系数相匹配。

输出I/O口的冗余设计，电源地端口采用并联设计。

根据权利要求1所述的一种航天大功率混和集成电路的版图结构，其特征在于，氮化铝基板通过背面金属化线条焊接组装在金属外壳上，输出引线从金属外壳的侧墙引出，基板上的电路与输出引线通过镀银铜丝焊接互连。

本发明所达到的有益效果：

本发明解决了功率电路内部裸芯片的异质键合的问题必须考虑压焊点焊区与键合丝的材质为相同的材料，本电路采用金－金键合与铝－铝键合及相应的版图结构；对小尺寸芯片在共晶焊接过程中，因焊料熔化在液化焊料表面的张力会导致小芯片位置移动，版图结构设计了介质阻挡栅，限制焊料熔化限定在固定的区域，解决了小芯片焊接的位置漂移问题；采取CTE系数相近的外壳与氮化铝基板，并将氮化铝基板分块焊接，避免了整块基板焊接到外壳的应力集中，从而有效解决大功率混和集成电路的基板与外壳的热膨胀应力问题，通过合理设计芯片焊盘版图、导热材料和版图结构解决了热阻问题；以及解决混和集成电路版图结构在航天应用高电压环境下的安全性要求，使得功率混和集成电路的可靠性寿命大大提高，满足宇航系统的使用要求，可靠寿命可达15年在轨工作。

附图说明

图1 电路功能框图；

图2 电路内部版图示意图；

图3 防止芯片位置漂移的介质阻挡栅图；

图4 I/O引出端冗余设计图；

图5 内部降低内阻的引线并联结构图。

具体实施方式