[发明专利]基于柔性衬底的低In组分InGaAsMOSFET器件及制作方法

说明书

技术领域

本发明属于半导体器件技术领域，特别涉及一种柔性InGaAs MOSFET器件，可用于具有高频率要求的可弯曲延展等复杂多样的非平面工作环境。

背景技术

硅基互补金属氧化物半导体CMOS技术是当今半导体工业数字集成电路产业蓬勃发展的主要原动力，半导体产业发展50多年以来，在摩尔定律的指导下，单位芯片上可以集成的晶体管数量不断增加，CMOS器件的特征尺寸不断缩小，相应的器件性能不断提高。然而受制于硅材料本身的物理特性，尺寸的不断缩小导致器件功耗的增加以及可靠性的降低，摩尔定律即将到达其极限。InGaAs基金属-氧化物-半导体场效应晶体管MOSFET具有沟道材料电子迁移率高、电子饱和速度大、亚阈值摆幅陡峭、驱动电流大、禁带宽度可以灵活调节以及功耗低等优点，有望成为下一代超高速低功耗CMOS器件及电路结构的功能单元。

传统的无机电子元器件只能应用于硬质平面结构中，然而随着电子器件应用范围的不断扩展，如可穿戴智能电子设备、可植入型射频识别RFID芯片，则要求下一代的电子器件需要适应复杂多样且非平面的工作环，如人体。同时，传统的Ⅲ-V器件制备工艺成本较高，器件通常需要生长很厚的外延层作为功能层材料的支撑，例如12英寸的Si晶圆的衬底厚度为775μm，而实际制备器件的区域只有1μm厚。因此，较厚的支撑层材料使得III-V族器件的制备成本较高。如果可以将高性能的InGaAs基MOSFET器件与成本较低的柔性材料平台相结合，既可以大大降低工业成本，又可实现高性能无机器件的柔性可弯曲化，使未来的微电子器件及集成电路可以适应非平面工作环境，具备更高的便携性以及智能化，适合于更宽的应用领域。

2012年加州伯克利大学的Ali Javey团队采用纳米膜转印技术在硅衬底上集成了InAs MOSFET，截止频率高达165.5GHz，是目前在硅工艺平台上实现Ⅲ-V MOSFET的最高截止频率；利用类似的方法，研制的以塑料作为衬底的InAs MOSFET截止频率高达105GHz，是此前报道的“最快”的石墨烯材料柔性器件截止频率的10倍。近些年来通过引入ALD技术，化合物基MOSFET器件的研究取得了大量可喜的进展，但由于化合物半导体表面复杂的物质组成导致高K介质/Ⅲ-V界面态密度过大，因缺陷引发的载流子散射效应严重，源/漏区欧姆接触电阻大，Ⅲ-V MOSFET器件与其他材料工艺平台兼容性差，柔性衬底不耐高温等多方面问题，使得基于柔性衬底的MOSFET器件的性能不能得到最大程度的发挥，严重影响了器件电学特性。

发明内容

本发明的目的在于针对上述已有技术的不足，提供一种基于柔性衬底的低In组分InGaAs MOSFET器件及制作方法，以降低界面态密度，减小由缺陷引发的载流子的散射效应。

为实现上述目的，本发明基于柔性衬底的低In组分InGaAs MOSFET器件，自下而上包括衬底、半导体功能薄膜层、氧化层和金属电极，其特征在于：

衬底，采用聚酰亚胺柔性衬底；

半导体功能薄膜层，采用由InGaAs、GaAs和InGaAs三层薄膜层构成力学平衡结构功能层，以保证器件的延展性和弯曲性。

作为优选，所述聚酰亚胺柔性衬底的边长为0.4～0.8cm，厚度为0.2～0.4mm。

作为优选，所述功能薄膜层中第一层InGaAs薄膜的厚度为10～15nm，第二层GaAs薄膜的厚度为250～300nm，第三层InGaAs薄膜的厚度与第一层薄膜的厚度相同。

为实现上述目的，本发明基于柔性衬底的低In组分InGaAs MOSFET器件的制备方法，包括以下步骤：

1)在已外延生长有InGaAs/GaAs/InGaAs功能薄膜层和AlGaAs牺牲层的GaAs衬底上，进行源漏区硅离子注入，形成掺杂的源漏区；

2)采用反应耦合等离子体刻蚀技术ICP，在InGaAs/GaAs/InGaAs功能薄膜层中刻蚀通孔至牺牲层；

3)采用稀HF酸湿法刻蚀牺牲层，使得InGaAs/GaAs/InGaAs功能薄膜层依靠弱范德瓦耳斯力粘附在GaAs衬底上；

4)在硅衬底上依次旋涂聚甲基丙烯酸甲酯PMMA胶和聚酰亚胺，制备临时衬底，采用聚二甲基硅氧烷PDMS撕起薄膜层，将其转印到临时衬底上；

5)在转印后的薄膜层上采用反应耦合等离子体刻蚀技术ICP刻蚀形成台面隔离区域；