[发明专利]以功函数材料层凹陷形成自对准接触结构的方法

说明书

本发明涉及以功函数材料层凹陷形成自对准接触结构的方法及其产生装置，所揭示的一种方法除了别的以外，还包括在第一介电层中形成第一多个栅极凹穴。在第一多个栅极凹穴中形成功函数材料层。在功函数材料层上方的第一多个栅极凹穴的至少一子集中形成第一导电材料以界定第一多个栅极结构。在第一多个栅极结构其中二者之间的第一介电层中形成第一接触凹陷。在第一接触凹陷中形成第二导电材料。使功函数材料层选择性凹陷至第一导电材料与第二导电材料以界定多个覆盖凹陷。在多个覆盖凹陷中形成覆盖层。

技术领域

本发明基本上是关于集成电路的制作，并且更尤指针对通过功函数材料层凹陷来形成自对准接触(self-aligned contact；SAC)结构的各种方法及其产生的半导体装置。

背景技术

在诸如微处理器、储存装置及类似者等现代集成电路产品中，有限芯片面积上形成非常大量的电路元件，特别是晶体管。在使用金属氧化物半导体(MOS)技术所制作的集成电路中，提供的是一般在切换模式下运作的场效应晶体管(FET)(NMOS与PMOS晶体管两种)。亦即，这些晶体管装置呈现高度导通状态(ON状态)及高阻抗状态(OFF状态)。FET可采取各种形式及组态。举例而言，除了其它组态，FET还可以是所谓的平面型FET装置或三维(3D)装置，诸如FinFET装置。

无论所考量的是NMOS晶体管或PMOS晶体管，也无论是属于平面型或3D FinFET装置，场效应晶体管(FET)一般包含形成于半导体衬底中的掺杂源极区及分离的掺杂漏极区。此等源极与漏极区通过通道区分开。栅极绝缘层是置于通道区上方，且导电栅极电极是置于栅极绝缘层上方。栅极绝缘层与栅极电极有时可称为装置的栅极结构。通过对栅极电极施加适度电压，通道区变为具有导电性，并且容许电流从源极区流动至漏极区。可使用所谓的“栅极先制”或“取代栅极”(栅极后制)制造技术，制造此类平面型FET装置的栅极结构。

一般而言，由于电路元件(例如晶体管)的数量大且现代集成电路所需布局复杂，故无法在上有制造电路元件的相同装置层级内建立个别电路元件的电连接，但却需要一或多个另外的金属化层，其大体上包括提供内层级电连接的含金属线，并且也包括多个层级间连接或垂直连接(亦称为贯孔)。这些垂直互连结构包含适当的金属，并且提供各个堆叠的金属化层的电连接。

此外，为了确实以金属化层连接电路元件(例如：晶体管)，形成连至此晶体管装置的适当垂直接触结构，其中此垂直接触结构的第一端连接至电路元件的相应接触区(例如：晶体管的栅极电极及/或漏极与源极区)，并且第二端通过导电贯孔连接至金属化层中的相应金属线。随着装置尺寸增大且堆积密度增大，相邻栅极结构间的实体空间小到非常难以使用传统掩模与蚀刻技术来准确定位、对准及形成一绝缘材料层中的接触开口。因此，已开发出通过选择性地从介于相隔紧密的栅极电极结构间的空间移除诸如二氧化硅的介电材料，按照自对准方式形成接触开口的接触形成技术。亦即，在完成晶体管结构之后，栅极覆盖层及相邻栅极结构的侧壁间隔物有效当作蚀刻掩模用于选择性地移除二氧化硅材料，以便曝露晶体管的源极/漏极区，藉此提供通过相邻栅极结构而置的间隔物结构所实质横向界定的自对准沟槽。

然而，如将会参照图1A至1B所阐释，前述自对准接触的形成程序导致保护导电栅极电极的材料损耗而不理想，亦即栅极覆盖层及侧壁间隔物损耗。图1A示意性绘示先进制造阶段中集成电路产品100的截面图。如图所示，产品100包含在诸如硅衬底的衬底110上方形成的多个说明性的栅极结构105。栅极结构105由使用栅极后制处理技术在栅极凹穴125中形成的说明性的栅极绝缘层115与说明性的栅极电极120、说明性的栅极覆盖层130以及侧壁间隔物135所构成。栅极覆盖层130及侧壁间隔物135包封并保护栅极电极120及栅极绝缘层115。图1A中还绘示多个隆起源极/漏极区140及绝缘材料层145，例如二氧化硅。