[发明专利]制造晶片级封装的方法及由此制造的晶片级封装

说明书

技术领域

本公开的各种实施方式一般地可以涉及封装技术，并且更具体地，涉及制造扇出(fan out)晶片级封装(wafer level package)的方法及由此制造的晶片级封装。

背景技术

可以在诸如计算机、移动装置或数据存储部的电子产品中利用半导体封装。根据诸如智能电话的电子产品的减重量轻和小型化趋势，也已经要求半导体封装具有薄的厚度。尽管构成半导体封装的半导体芯片的大小已减小了，然而焊球的数量以及半导体封装的焊球之间的距离是固定的。为了包括具有固定距离并且具有特定数量的半导体封装的焊球，已提出了扇出封装结构。例如，已尝试了半导体芯片被注入在模制层中以形成重构晶片以及从半导体芯片延伸至模制层的布线的扇出半导体封装结构。

发明内容

根据实施方式，可以提供一种制造晶片级封装的方法。该方法可以包括以下步骤：在虚设晶片上形成覆盖第一半导体裸片(die)的模制层，选择性地去除所述模制层的边缘部分，形成覆盖其所述边缘部分被去除的所述模制层的模制覆盖层并且形成包括所述模制覆盖层、所述模制层和所述第一半导体裸片的重构基板，去除所述虚设晶片以使所述第一半导体裸片暴露，在所述第一半导体裸片上堆叠第二半导体裸片，在所述重构基板上形成覆盖所述第二半导体裸片的第一光敏介电层，形成穿透所述第一光敏介电层并且分别使所述第一半导体裸片和所述第二半导体裸片的一部分暴露的开口部分，以及形成分别填充所述开口部分的导电通孔(vias)。

根据实施方式，可以提供一种晶片级封装。该晶片级封装可以包括：模制层，该模制层围绕第一半导体裸片的表面和侧面；重构基板，该重构基板包括覆盖所述模制层的表面的模制覆盖层；第一光敏介电层，该第一光敏介电层形成在所述重构基板上以覆盖所述第二半导体裸片；以及导电通孔，该导电通孔穿透所述第一光敏介电层并且分别连接至所述第一半导体裸片和所述第二半导体裸片的一部分。

根据实施方式，可以提供一种晶片级封装。该晶片级封装可以包括基板；半导体裸片，该半导体裸片堆叠在所述基板上以形成阶梯(stepped)形状；底部填充物，该底部填充物填充所述半导体裸片的一部分与所述基板之间的空间；光敏介电层，该光敏介电层覆盖所述半导体裸片；以及导电通孔，该导电通孔穿透所述第一光敏介电层并且连接至所述半导体裸片的一部分。

附图说明

图1、图2、图3、图4、图5、图6、图7、图8、图9、图10、图11和图12是例示了根据实施方式的扇出晶片级封装制造工艺的示例的表示的视图。

图13是例示了根据实施方式的晶片级封装的示例的表示的视图。

图14是例示了根据实施方式的晶片级封装的示例的表示的视图。

图15是例示了根据实施方式的采用包括封装的存储卡的电子系统的示例的表示的框图。

图16是例示了根据实施方式的包括封装的电子系统的示例的表示的框图。

具体实施方式

实施方式的描述中使用的术语对应于考虑到它们在实施方式中的功能而选择的单词，并且可以根据实施方式所属于的本领域的普通技术人员将术语的含义解释为不同的。如果被详细地定义，则可以根据定义对术语进行解释。除非另外定义，否则本文所使用的术语(包括技术和科学术语)具有与由实施方式所属于的本领域的普通技术人员所通常理解的相同的含义。在实施方式的以下描述中，应理解，术语“第一”和“第二”、“顶部”和“底部或下部”旨在标识构件，而不用于定义仅构件它本身或者意指特定顺序。

半导体封装可以包括诸如半导体裸片或芯片的电子器件，并且半导体裸片或芯片可以包括来自集成有电子电路的半导体基板的裸片或芯片的切割或加工形式。半导体芯片可以是存储器芯片，其中存储器集成电路诸如动态随机存取存储器(DRAM)器件、静态随机存取存储器(SRAM)器件、闪速存储器器件、磁随机存取存储器(MRAM)器件、电阻式随机存取存储器(ReRAM)器件、铁电随机存取存储器(FeRAM)器件或相变随机存取存储器(PcRAM)器件。另选地，半导体裸片或芯片可以是在半导体基板上集成了逻辑电路的逻辑裸片或ASIC芯片。

封装基板是用于将半导体芯片电连接至外部的其它器件的基板，并且与半导体基板不同封装基板可以在介电材料层的基板主体中包括电路迹线。封装基板可以具有印刷电路板(PCB)的形式。可以将半导体封装应用于诸如移动装置、生物或保健相关电子装置以及到人体的可穿戴电子装置的信息通信装置。