[发明专利]一种III-V CMOS型赝配异质结场效应晶体管

权利要求书

1.一种III-V CMOS型赝配异质结场效应晶体管，其特征在于，包括P沟道晶体管和n沟道晶体管；P沟道晶体管在硅衬底上依次外延生长第一多层晶格应变缓冲层、InGaSb沟道层及AlGaSb势垒层，AlGaSb势垒层上方生长第一GaSb帽层和第二GaSb帽层，所述InGaSb沟道层与AlGaSb势垒层形成二维空穴气；所述第一GaSb帽层上形成有第一漏极，且AlGaSb势垒层上形成有第一栅极，第二GaSb帽层上形成有第一源极；n沟道晶体管在所述第二GaSb帽层上依次外延生长第二多层晶格应变缓冲层、InGaAs沟道层及AlGaAs势垒层，AlGaAs势垒层上方生长第一In_XGa_1-XAs帽层和第二In_XGa_1-XAs帽层，所述InGaAs沟道层与AlGaAs势垒层形成二维空穴气，且第一In_XGa_1-XAs帽层上形成有第二源极，AlGaAs势垒层上形成有第二栅极，第二In_XGa_1-XAs帽层上形成有第二漏极；

所述第一多层晶格应变缓冲层不掺杂，厚度为800～1800nm，从下至上先低温生长GaAs缓冲层，再高温生长GaAs/AlGaAs超晶格缓冲层，再采用梯度结构生长GaAs_ySb_1-yAs缓冲层，再生长GaSb/AlGaSb超晶格缓冲层；y的值从1逐步降为0；GaSb/AlGaSb超晶格缓冲层中Al含量小于30％。

2.根据权利要求1所述的III-V CMOS型赝配异质结场效应晶体管，其特征在于，所述硅衬底为高电阻p型Si衬底。

3.根据权利要求1所述的III-V CMOS型赝配异质结场效应晶体管，其特征在于，所述InGaSb沟道层不掺杂，厚度为15～30nm，In含量小于30％。

4.根据权利要求1所述的III-V CMOS型赝配异质结场效应晶体管，其特征在于，所述AlGaSb势垒层厚度为15～40nm，Al含量小于30％，采用p型掺杂，体掺杂材料为Be、C或Mg，掺杂剂量为1×10¹⁸cm^-3～3×10¹⁸cm^-3。

5.根据权利要求1所述的III-V CMOS型赝配异质结场效应晶体管，其特征在于，所述第一GaSb帽层和第二GaSb帽层的厚度为15～40nm，采用p型掺杂，体掺杂材料为Be、C或Mg，掺杂剂量为5×10¹⁸cm^-3～2×10¹⁹cm^-3。

6.根据权利要求1所述的III-V CMOS型赝配异质结场效应晶体管，其特征在于，所述第二多层晶格应变缓冲层不掺杂，厚度600～1500nm，从下至上先采用梯度结构生长GaAs_ySb_1-y缓冲层，再生长GaAs/AlGaAs超晶格缓冲层；y的值从0逐步升为1；GaAs/AlGaAs超晶格缓冲层中Al含量小于30％。

7.根据权利要求3-6任一权项所述的III-V CMOS型赝配异质结场效应晶体管，其特征在于，所述InGaAs沟道层不掺杂，厚度为15～30nm，In含量小于30％。

8.根据权利要求3-6任一权项所述的III-V CMOS型赝配异质结场效应晶体管，其特征在于，所述AlGaAs势垒层的厚度为15～40nm，Al含量小于30％，采用n型掺杂，体掺杂Si的剂量为1×10¹⁸cm^-3～3×10¹⁸cm^-3。

9.根据权利要求3-6任一权项所述的III-V CMOS型赝配异质结场效应晶体管，其特征在于，所述第一In_XGa_1-XAs帽层和第二In_XGa_1-XAs帽层的厚度为15～40nm，In组分x＝0～0.5，且In组分x从0逐步上升；采用n型掺杂，体掺杂Si的剂量为5×10¹⁸cm^-3～2×10¹⁹cm^-3。