[发明专利]存储器装置及其操作方法

说明书

公开了一种存储器装置及其操作方法，该存储器装置包括：存储器块，其包括多个单元串；外围电路，其被配置为设定用于单元串中的被选存储器单元的编程操作的电压，并且利用所设定的电压来对被选存储器单元进行编程；以及控制电路，其被配置为响应于编程命令来控制所述外围电路以使得被选存储器单元被编程，并且在被选存储器单元被编程的同时增大包括未选存储器单元的未选单元串的通道电压。

技术领域

本公开涉及存储器装置及其操作方法，更具体地讲，涉及三维存储器装置的编程操作。

背景技术

存储器装置是利用诸如硅(Si)、锗(Ge)、砷化镓(GaAs)和磷化铟(InP)的半导体实现的存储装置。存储器装置通常可被分为易失性存储器装置和非易失性存储器装置。

易失性存储器装置是当供电中断时所存储的数据丢失的存储器装置。易失性存储器装置可包括静态随机存取存储器(RAM)(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)等。非易失性存储器装置是即使供电中断也维持所存储的数据的存储器装置。非易失性存储器装置可包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪存、相变RAM(PRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、铁电RAM(FRAM)等。闪存通常可被分为NOR型和NAND型。

在它们当中，由闪存形成的存储器装置可包括存储有数据的存储器单元阵列、被配置为执行存储器单元阵列的编程操作、读操作和擦除操作的外围电路以及响应于命令控制外围电路的控制电路。

当存储器装置按照三维(3D)结构形成时，存储器单元阵列可包括按照3D结构形成的多个存储器块。3D存储器块可包括垂直地形成在基板上的多个垂直串。垂直串可包括在垂直方向上层叠在基板上的多个存储器单元。

发明内容

本公开致力于一种能够在存储器装置的编程操作期间减小编程扰动的劣化的存储器装置及其操作方法。

本公开的示例性实施方式提供了一种存储器装置，该存储器装置包括：存储器块，其包括多个单元串；外围电路，其被配置为设定用于单元串中的被选存储器单元的编程操作的电压，并且利用所设定的电压来对被选存储器单元进行编程；以及控制电路，其被配置为响应于编程命令来控制所述外围电路以使得被选存储器单元被编程，并且在被选存储器单元被编程的同时增大包括未选存储器单元的未选单元串的通道电压。

本公开的另一示例性实施方式提供了一种存储器装置的操作方法，该操作方法包括以下步骤：将预设编程操作条件与设定的编程操作条件进行比较；作为比较结果，当编程操作条件低于所设定的编程操作条件时，将未选单元串的通道电压维持在设置的电平，当编程操作条件等于或高于所设定的编程操作条件时，增大通道电压；以及当设置通道电压时，利用所设置的通道电压来对包括在被选单元串中的被选存储器单元进行编程。

本公开的另一示例性实施方式提供了一种存储器装置的操作方法，该操作方法包括以下步骤：在根据编程操作的目标电压、验证电压或编程时间的增大来增大在编程操作期间施加至未选单元串的通道的电压的同时对被选存储器单元进行编程。

根据本公开的示例性实施方式，可在编程操作期间通过调节施加于单元串的电压来减小编程扰动的劣化。因此，可改进存储器装置的可靠性。

附图说明

现在将在下文参照附图更充分地描述示例实施方式；然而，它们可按照不同的形式具体实现，不应被解释为限于本文所阐述的实施方式。相反，提供这些实施方式是为了使得本公开将彻底和完整，并且将向本领域技术人员充分传达示例实施方式的范围。

在附图中，为了例示清晰，尺寸可被夸大。将理解，当元件被称作在两个元件“之间”时，它可以是这两个元件之间的仅有元件，或者还可存在一个或更多个中间元件。相似标号始终表示相似元件。

图1是示出根据本公开的实施方式的存储器系统的框图。