[发明专利]具有阶梯形屏蔽槽耐压结构及双漏极结构的SOI高压器件在审
申请号: | 201710185811.7 | 申请日: | 2017-03-26 |
公开(公告)号: | CN108630753A | 公开(公告)日: | 2018-10-09 |
发明(设计)人: | 沈立 | 申请(专利权)人: | 上海卓弘微系统科技有限公司 |
主分类号: | H01L29/78 | 分类号: | H01L29/78;H01L29/417;H01L29/06;H01L29/08 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 201399 上海市浦东新区*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 屏蔽槽 横向击穿电压 高压器件 耐压 场效应管器件 氧化物半导体 场板技术 高压金属 纵向耐压 耗尽区 漏电极 双漏极 场层 漏区 埋层 梯状 | ||
本发明公开了一种带有梯状屏蔽槽耐压结构的SOI高压金属氧化物半导体场效应管器件,本发明公开了一种新型SOI高压器件的结构,器件在使用场板技术、表面P降场层的双RESURF技术来提高横向击穿电压的同时;其特征在于:此器件具有双漏电极,增加了耗尽区与漏区的面积,减弱了横向电常,提高了横向击穿电压;对于器件的纵向耐压,器件通过在Si和埋层Si02界面上形成了阶梯形的屏蔽槽的结构来解决。
技术领域
本发明涉及功率器件领域,尤其涉及SOI(Semiconductor On Insulator)高压器件结构。
背景技术
SOI(Semiconductor On Insulator)高压器件(简称SOI高压器件)具有更高的工作速度和集成度、更好的绝缘性能、更强的抗辐射能力以及自锁效应,因此SOI高压器件在超大规模集成电路领域得到了广范的关注。但SOI高压器件有两个重要缺点:较低的击穿电压和自热效应。SOI高压器件的横向耐压设计沿用成熟的Si基器件横向耐压设计原理和技术,如RESURF原理和结终端技术。但是由于结构和工艺的限制,如何提高纵向耐压设计成为了SOI功率器件的一个热点。
发明内容
针对SOI耐压低的特点,本发明提出了一种具有阶梯形屏蔽槽结构以及双漏极SOI高压器件。采用这种结构的器件其耐压比常规SOI高压器件大大提高。
本发明采用的技术方案如下:
本发明提供了一种双漏极结构的SOI高压器件,增加了耗尽区面积,减小了耗尽区内的横向电常从而提高了横向击穿电压。
本发明提供阶梯形屏蔽槽结构,以提高SOI高压器件的击穿电压。对于屏蔽槽的结构,当器件反偏时,可在Si和埋层Si02的界面上形成一层浓度很高的空穴层,这层空穴层的存在可以完全屏蔽埋层Si02上高电场的影响,避免器件在纵向的击穿,同时由于屏蔽槽的阶梯形状,是的在屏蔽槽之间的空穴浓度阶梯形增加,非均匀分布的空穴层除完全屏蔽埋层Si02上的高电场,还部分的屏蔽掉漏区横向电场的影响,从而提高了器件的横向击穿电压。
附图说明
图1是现有技术中具有屏蔽槽的N型SOI高压MOS器件的结构示意图;
图2是本发明第一实施例中具有阶梯形屏蔽槽耐压结构的N型LDMOS结构示意图;
图3是现有技术中具有屏蔽槽的N型LDMOS器件的俯视图;
图4是本发明第一实施例中具有阶梯形屏蔽槽耐压结构N型LDMOS器件结构俯视图;
图5是本发明第二实施例中具有阶梯形屏蔽槽耐压结构N型LDMOS器件结构俯视图;
1、P降场层 2、漂移区 3、p降场层 4、p井 5、N+有源区 6、栅氧
7、栅氧 8 、N+有源区 9、屏蔽槽 10、衬底 11、埋氧层 12、 N+有源区
具体实施方式
下面以N型LDMOS为例,对具有阶梯形屏蔽槽耐压结构的SOI高压器件的耐压机理进行详细阐述。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海卓弘微系统科技有限公司,未经上海卓弘微系统科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710185811.7/2.html,转载请声明来源钻瓜专利网。
- 上一篇:半导体结构及其形成方法
- 下一篇:高压元件
- 同类专利
- 专利分类