[发明专利]一种沟槽栅金属氧化物场效应晶体管及其制造方法

说明书

技术领域

本发明涉及半导体技术领域，尤其涉及一种沟槽栅金属氧化物场效应晶体管及其制造方法。

背景技术

高压功率器件的耐压与器件耐压层厚度成正比关系。而耐压层厚度与材料的临界电场成反比关系。由于碳化硅材料临界电场约是硅的10倍，因此使用碳化硅材料制备功率器件时，可以应用较薄的耐压层实现相同的耐压要求，同时还有利于降低器件导通电阻。除此之外，碳化硅(SiC)还具有优良的物理和电学特性，具有宽禁带大、击穿场强高、高电子饱和漂移速率以及极强的抗辐照能力和机械强度等优点。因此，SiC成为研制大功率、高温、高频功率器件的优选材料，具有十分广泛的应用前景。SiC金属氧化物场效应晶体管(MOSFET)具有导通电阻低、开关损耗低的特点，更适用于高频工作状态。

但是在沟槽栅SIC MOSFET中,最大电场强度转移到沟槽栅底部拐角，易造成热载流子注入栅极氧化层或被氧化层界面处陷阱俘获，造成器件阈值电压漂移等问题，影响器件的长期可靠运用。同时，沟槽栅中由于栅极与漏极之间的寄生电容，造成器件关断时延迟时间过大，开启时栅极电压易振荡的情况。另一方面，MOSFET器件在开关过程中，由于大电流高电压同时存在，器件内大电场处碰撞电离产生的空穴载流子经由MOS区的P阱流出时，在P阱上产生电压降，当电压降增大到一定PN结开启电压时，由源区N+层、P阱、N型耐压层组成的寄生BJT开启，造成器件二次击穿，发生失效。

发明内容

本发明的目的在于提出一种沟槽栅金属氧化物场效应晶体管及其制造方法，降低沟槽栅SiC MOSFET的栅极和漏极之间的寄生电容，降低沟槽底部电场强度和抑制寄生BJT的开启。

一方面，本发明提供了一种沟槽栅金属氧化物场效应晶体管，包括：正面金属电极，背面金属电极，在所述背面金属电极上的N型单晶衬底，在所述N型单晶衬底上形成的N型外延层，在所述N型外延层上形成的第一P型掺杂区，在所述N型外延层和所述第一P型掺杂区的中央部分设有垂直的沟槽，在所述沟槽中设有栅极，所述栅极的深度比所述第一P型掺杂区的结深更深，所述栅极侧壁与所述第一P型掺杂区之间为第一介质层，所述栅极底部与所述外延层之间为第二介质层，所述第二介质层厚度大于所述第一介质层厚度，在所述第一P型掺杂区上靠近所述沟槽两侧设有第一N型掺杂区，远离所述沟槽两侧还设有第二P型掺杂区，所述第一N型掺杂区和所述第二P型掺杂区分别与所述正面金属电极相连接，所述外延层内部还设有与所述第二介质层下方相接触的第三P型掺杂区和第二N型掺杂区，使所述第三P型掺杂区和所述第二N型掺杂区相互交错间隔，在长度方向和厚度方向形成多个PN结单元。

进一步的，所述第三P型掺杂区的杂质剂量大于所述第二N型掺杂区的杂质剂量。

进一步的，所述N型单晶衬底和所述N型外延层为硅材料或碳化硅材料。

进一步的，所述栅极在厚度方向上为多个H形状的重复单元，使得所述栅极在长度方向上部分呈现为对称分离的左右两个栅极。

进一步的，所述第二P型掺杂区位于所述第一N型掺杂区下部，且所述正面金属电极的接触孔直接接触到所述第二P型掺杂区表面，所述第二P型掺杂区与所述正面金属电极接触面的深度等于或大于所述第一N型掺杂区的深度；并且使所述第二P型掺杂区与所述第一介质层的距离小于所述第一N型掺杂区宽度；所述第二P型掺杂区的掺杂浓度大于所述第一P型掺杂区的浓度。

进一步的，所述第三P型掺杂区的杂质剂量Q_p和所述第二N型掺杂区的杂质剂量Q_n应满足以下关系：

其中，V_B为需求的器件耐压值，K为设计器件时考虑到终端效率设置的耐压设计系数，K的取值范围为1.3～1.5；W_p为所述第三P型掺杂区的宽度。

进一步的，所述第二介质层厚度至少为所述第一介质层厚度的2倍以上。

进一步的，所述每个分离的栅极宽度W₂和所述沟槽宽度W，应满足以下关系：

W≥2*W₂+0.5μm

进一步的，所述正面金属电极为镍、铝多层金属层；所述背面金属电极为镍、钛、镍、银或钛、镍、银的多层金属层。

另一方面，本发明还提供了一种制造沟槽栅金属氧化物场效应晶体管的方法，所述晶体管包含7层光刻层，按照制作顺序分别为对位标记光刻层、N+注入光刻层、P型注入光刻层、沟槽刻蚀光刻层、P型浮空注入层、N型浮空注入层、P+注入光刻层、栅极光刻层、接触孔刻蚀光刻层、正面金属光刻层，所述方法包括：