[发明专利]一种源漏电极过孔刻蚀工艺及应用

说明书

本发明涉及半导体加工制造领域，公开一种源漏电极及其过孔刻蚀工艺，工艺为：在Poly表面ILD孔位置正下方首先形成Mo金属图案，实现先干刻ILD层、GI层非金属薄膜，再湿刻去除Poly表面的Mo金属层,完成ILD孔刻蚀，最终Sputter形成源漏电极。由于湿刻方法具有高选择比的优点，Poly表面未受到原有工艺中干刻所造成的破坏，同时ILD孔径略小于Mo技术图案，S/D电极在Poly表面层接触面积扩展，在此基础上形成的S/D电极与Poly接触电阻能够明显减小，能够实现高PPI产品中形成的S/D电极和Poly接触电阻大幅度减小，避免高PPI产品中TFT由于线宽减小搭接电阻过大造成的电学性能下降问题。

技术领域

本发明涉及半导体加工技术领域，特别涉及一种源漏电极过孔刻蚀工艺及应用。

背景技术

目前，在半导体加工，特别是平板显示的驱动装置薄膜晶体管（Thin FilmTransistor，TFT）阵列中，刻蚀工艺是完成导线连接的首选工艺技术，在整个TFT生产流程中占据重要地位，通过刻蚀工艺，绝缘层两端的电极薄膜的得以导通，完成其电学功能。在现有TFT制造的刻蚀工艺中，通过过孔刻蚀工艺完成导电薄膜相连，采用的刻蚀方法为干法刻蚀或湿法刻蚀。干法刻蚀能够实现很高的分辨率，形成细小线条；湿法刻蚀工艺简单，刻蚀选择比高。两种刻蚀方法相互结合，广泛应用于TFT阵列制造中。

目前，TFT制造工艺中，对于ILD孔刻蚀工艺，由于干法刻蚀对硅化物与Poly选择比不高，在控制干法刻蚀时，很难保证刻蚀完成后刚好实现ILD层和GI层完整刻蚀，Poly未受到干刻影响，实际的结果往往是Poly被刻蚀一部分，造成Poly表面被破坏或是GI层未完全刻蚀，S/D电极与Poly未相连。Poly表面被破坏会产生大量缺陷态使得S/D电极与Poly的搭接电阻过大而S/D与Poly未相连则直接造成断线不良。所以在很难控制干刻水平的情况下，为避免造成以上两种情况，目前的ILD孔刻蚀工艺采用的方法为完全过刻蚀Poly，工艺流程如图1A-图1C所示。

完全过刻蚀形成S/D电极侧面接触Poly，形成的接触电阻相比于原有工艺得到一定程度的减小。但是，由于分辨率的不断提高，Poly线宽不断缩小，最终导致Poly无法包围ILD刻蚀孔，S/D电极搭接Poly的长度由以前的一周变成一部分，面积不再是完整的表面积，如图2A所示：

图2A中原有产品中ILD孔位于Poly内侧，四周的Poly与S/D接触形成搭接电阻，但对于高PPI TFT，Poly尺寸减小，无法使ILD孔四周的Poly相连，如图2B中由于ILD孔左右两侧的Poly发生断裂，即便ILD孔上方位置有Poly存在，实际上S/D电极与Poly的有效搭接面积仅为ILD孔下方部分位置（图中红圈位置），接触面积大幅减小，因此S/D电极与Poly接触电阻进一步加大，严重影响TFT电学性能。

发明内容

本发明涉及半导体加工制造领域，公开了一种源漏电极过孔刻蚀工艺改善方案，包括：通过在Poly表面ILD孔位置正下方首先形成Mo金属图案，实现先干刻ILD层、GI层非金属薄膜，再湿刻去除Poly表面的Mo金属层。由于湿刻方法具有高选择比的优点，Poly表面未收到原有工艺中干刻所造成的破坏，同时ILD孔径略小于Mo技术图案，S/D电极在Poly表面层接触面积扩展，在此基础上形成的S/D电极与Poly接触电阻能够明显减小。

为达到上述目的，本发明提供以下技术方案：一种源漏电极过孔刻蚀工艺改善方案，包括：

在Poly表面镀一层薄金属层，在固定位置形成金属层图案；

在此基础上完成GI层、Gate电极、ILD层的淀积；

采用二次刻蚀的方法完成ILD孔刻蚀，Sputter形成S/D电极。

优选地，所述金属层图案，其固定位置为ILD刻蚀孔位置，略大于刻蚀孔范围，形成金属薄层图案处理方法具体包括：

进行曝光显影、以及干法刻蚀形成固定图案。