[发明专利]一种实现微控制器芯片的用户debug模式的方法

说明书

技术领域

本发明涉及一种微控制器芯片，具体是一种实现微控制器芯片的用户debug模式的方法。

背景技术

对于芯片设计来说，在设计目标上往往存在冲突，即它们的功能要足够全面，同时要求芯片面积尽量小。芯片用户开发应用程序时，支持用户debug模式的微控制器芯片能够带来非常大的便利。微控制器芯片的用户debug模式是相对于芯片正常工作模式之处的一种额外的模式，需要增加额外的逻辑资源才能实现，所以会使微控制器芯片的面积增大，从而使生产成本上升。

发明内容

本发明的目的在于提供一种实现微控制器芯片的用户debug模式的方法，以解决上述背景技术中提出的问题。

为实现上述目的，本发明提供如下技术方法：

一种实现微控制器芯片的用户debug模式的方法，微控制器芯片内部包括芯片代码选项模块OPTION、程序存储器PMEM、数据存储器DMEM、外设模块PER、用户debug模式控制模块DBG_CTRL、微控制器内核CORE，外设模块PER是包含MCU所有外设的集合，SPI模块是包含于外设集合中的一个子模块，微控制器芯片通过SPI模块与芯片外部进行串行通信，SPI模块内部包括串行接收控制逻辑以及串行发送控制逻辑，串行接收控制逻辑负责完成串行通信调试的接收过程，串行发送控制逻辑负责完成串行通信调试的发送过程，使用微控制器芯片的用户debug模式时，复用SPI通信的3个单向通信端口，SPI模块通过miso输出端口将芯片的数据输出至芯片外部的上位机，SPI模块通过mosi输入端口接收芯片外部的上位机输入的信息。

作为本发明进一步的方法：芯片代码选项模块OPTION负责整个微控制器芯片中全局性的配置。

作为本发明进一步的方法：能够通过芯片的代码选项中的用户debug模式使能信号dbg_en使能或者关闭芯片的用户debug模式。

作为本发明进一步的方法：当debug模式使能信号dbg_en被配置为高电平状态时，SPI模块才被复用来实现用户debug模式。

作为本发明再进一步的方法：芯片外部的上位机与SPI模块进行串行通信，SPI模块将mosi信号端口上的串行通信数据进行并行化处理，然后通过并行通信总线pc_bus与用户debug模式控制模块DBG_CTRL进行数据交互。

与现有技术相比，本发明的有益效果是：本发明通过复用微控制器芯片中的SPI模块的逻辑资源和通信端口，而不需要增加过多额外的逻辑资源、额外的通信接口以及通信端口即可以实现微控制器芯片的用户调试功能，节省了用于实现用户debug模式的大部分逻辑资源，降低微控制器芯片的生产成本。

附图说明

图1为复用SPI模块实现微控制器芯片的用户debug模式的原理框图。

图2为用户debug模式控制模块的原理框图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方法进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明复用SPI模块实现微控制器芯片的用户debug模式的方法原理如图 1所示。微控制器芯片内部包括芯片代码选项模块OPTION、程序存储器PMEM、数据存储器DMEM、外设模块PER、用户debug模式控制模块DBG_CTRL、微控制器内核CORE。外设模块PER是包含MCU所有外设的集合。SPI模块是包含于外设集合中的一个子模块，本方法通过复用SPI模块可以实现微控制器芯片的用户debug模式。

在本方法中，微控制器芯片通过SPI模块与芯片外部进行串行通信。SPI模块内部包括串行接收控制逻辑以及串行发送控制逻辑。串行接收控制逻辑负责完成串行通信调试的接收过程。串行发送控制逻辑负责完成串行通信调试的发送过程。使用微控制器芯片的用户debug模式时，需要复用SPI通信的3个单向通信端口。SPI模块通过miso输出端口将芯片的数据输出至芯片外部的上位机。SPI模块通过mosi输入端口接收芯片外部的上位机输入的信息。sclk为SPI通信提供同步的时钟。