[发明专利]用于制造晶体管的方法及相应设备

说明书

本公开涉及用于制造晶体管的方法及相应设备。一种具有两个竖直栅极的MOS晶体管(TS)包括：具有第一导电类型的半导体衬底区域(ZS)，该半导体衬底区域通过在第一方向(X)上延伸的两个第一平行沟槽(GT1，GT2)与该衬底(SUB)的其余部分分隔开；隔离栅极区(G12，G21)，该隔离栅极区位于该衬底区域(ZS)的每个侧面上以及在该相应沟槽的底部的一部分上并且形成这两个竖直栅极；至少一个栅极连接区，该至少一个栅极连接区电连接这两个竖直栅极(G12，G21)；第一掩埋区(CTR)，该第一掩埋区位于具有第二导电类型的该衬底区域(ZS)下方并且形成该晶体管的第一导电电极；以及具有该第二导电类型的第二区(DP)，该第二区位于该衬底区域(ZS)的表面附近并且形成该晶体管(TS)的第二导电电极。

技术领域

实施例和实施模式涉及存储器，并且更具体地涉及用于制造晶体管的方法及相应设备。

背景技术

电阻式存储器(例如相变存储器PCM或基于氧化物的随机存取存储器OxRAM)通常包括存储器点，每个存储器点具有选择晶体管和能够存储逻辑数据的存储器单元，并且这些存储器点沿存储器平面中的行和列分布在矩阵中。通过选择晶体管并且经由沿存储器平面的行的字线和沿存储器平面的列的位线来访问存储器单元。

电阻式存储器技术在许多方面是有前景的，特别是在密度方面，因为结合在后段制程BEOL互连层内的存储器单元可以叠加在形成在半导体衬底之中和之上的选择晶体管上方，与“常规”非易失性存储器(例如EEPROM或NAND闪存)形成对比，在常规存储器单元中，存储器单元通常也形成在半导体衬底之中和之上。

因此，在电阻式存储器存储器点的紧凑性方面的限制是由选择晶体管占据的面积。

在这一点上，在公开号为3023647A1的法国专利申请中，已经提出了形成比平面晶体管更紧凑的竖直栅极选择晶体管。然而，在这种配置中，竖直栅极可能在相邻晶体管中引入寄生导电沟道的形成，从而当访问存储器单元时引起误差。对面向栅极面的区进行掺杂可能限制这种寄生导电沟道的形成。

然而，电阻式存储器单元可能需要特别大的电流来写入数据。

发明内容

根据实施模式和实施例，提出了一种将两个相邻竖直选择晶体管隔离开的解决方案，从而特别地允许更多的电流被灌入选择晶体管并且使选择晶体管占据的面积最小化。

根据第一方面，提出了一种用于制造具有两个竖直栅极的MOS晶体管的方法，该方法包括：

-在具有第一导电类型的半导体衬底中制造具有第二导电类型的第一掩埋区，以便形成该晶体管的第一导电电极；

-在该半导体衬底中直至该第一掩埋区蚀刻出在第一方向上延伸且界定衬底区域的两个第一平行沟槽；

-在该衬底区域的每个侧面上以及在相应沟槽的底部的一部分上形成隔离区，该隔离区包括栅极材料以便形成两个竖直栅极；

-在这两个栅极区之间制作导电连接；

-在该衬底区域的表面上形成第二区，该第二区具有第二导电类型以便形成该晶体管的第二电极。

由此，在该衬底区域的每个侧面上形成两个竖直栅极允许仅具有一个有用竖直栅极的典型晶体管的电流的基本上两倍多的电流灌入根据这一方面制造的MOS晶体管中。

此外，这些竖直栅极位于沟槽的底部的一部分上的事实是指：沟槽的底部的另一部分没有被栅极材料覆盖，由此留下有利的可能性使得将每个栅极与潜在的其他邻近栅极区电隔离开。

根据一个实施模式，这两个第一沟槽的宽度大于其深度，并且形成这些栅极区包括：在该衬底区域上并在这些沟槽中沉积栅极氧化物和栅极材料；以及各向异性地蚀刻该栅极材料和该栅极氧化物直到该衬底区域的表面和相应沟槽的底部的另一部分不被覆盖。