[发明专利]用于制造晶体管的方法及相应设备

权利要求书

1.一种用于制造由两个竖直栅极共同控制的多个MOS晶体管(TS)的方法，所述方法包括：

-在具有第一导电类型的半导体衬底(SUB)中制造具有第二导电类型的第一掩埋区(CTR)，以便形成所述多个MOS晶体管的第一导电电极；

-在深度方向上，通过所述半导体衬底(SUB)、直至所述第一掩埋区(CTR)地蚀刻出在第一方向(X)上延伸的两个第一平行沟槽(GT1，GT2)以及在垂直于所述第一方向的第二方向上延伸的两个第二平行沟槽，使得所述两个第一平行沟槽和所述两个第二平行沟槽围绕衬底区域(ZS)，所述衬底区域具有宽度和长度，所述宽度和长度在垂直于所述深度方向的平面上延伸，其中所述衬底区域的所述长度在所述第一方向上延伸并且大于在所述第二方向上延伸的所述宽度；

-沿所述衬底区域的所述长度在所述衬底区域(ZS)的每个侧面上以及在相应的第一平行沟槽(GT1，GT2)的底部的一部分上形成隔离栅极区(G12，G21)，所述隔离区包括栅极材料以便形成所述两个竖直栅极；

-沿所述衬底区域的所述宽度在所述衬底区域的每个侧面上以及在相应的第二平行沟槽的底部的一部分上形成隔离区，所述隔离区包括所述栅极材料，以便在所述两个隔离栅极区(G12，G21)之间制作导电连接(GC1，GC2)；以及

-在所述衬底区域的顶表面处形成多个第二区(DP)，所述第二区具有所述第二导电类型、彼此绝缘、并且沿所述衬底区域的所述长度在行中布置，以便形成所述多个MOS晶体管的第二电极。

2.根据权利要求1所述的方法，其中，所述两个第一沟槽(GT1，GT2)的宽度大于其深度，并且所述形成所述栅极区包括：在所述衬底区域(ZS)上并在所述沟槽(GT1，GT2)中沉积栅极氧化物(OX)和栅极材料(GM)；以及各向异性地蚀刻所述栅极材料(GM)和所述栅极氧化物(OX)直到所述衬底区域(ZS)的所述顶表面和所述相应沟槽的所述底部的另一部分不被覆盖。

3.根据权利要求1和2之一所述的方法，其中，所述在所述两个隔离栅极区(G12，G21)之间制造所述导电连接(GC1，GC2)包括形成两个第二平行沟槽(GCT1，GCT2)，所述两个第二平行沟槽的深度大于其宽度，在垂直于所述第一方向(X)的第二方向(Y)上延伸，并且所述两个第二平行沟槽填充有所述栅极材料(GM)且位于所述多个MOS晶体管的任一侧上。

4.一种用于制造集成电路的方法，所述集成电路包括具有存储器点的非易失性存储器，每个存储器点包括叠加在选择晶体管(TS_i,j)上方的存储器单元(CEL_i,j)，其中，所述选择晶体管(TS_i,j)是通过根据权利要求1至3之一所述的方法制造的。

5.根据权利要求4所述的方法，其中，所述导电连接(GC_i)是在一组选择晶体管的任一侧上制造的。

6.根据权利要求5所述的方法，另外包括：形成在所述第一方向(X)上延伸的金属迹线(WL_i)，所述金属迹线通过竖直过孔(WLV_i)电连接至所述导电连接(GC1_i)。

7.根据权利要求4至6中任一项所述的方法，其中，形成所述多个第二区进一步包括形成浅沟槽隔离(STI)，所述浅沟槽隔离沿所述第一方向(X)将所述第二区(DP)在沿所述衬底区域的所述长度的所述行中彼此隔离。

8.根据权利要求4至6中任一项所述的方法，其中，所述存储器单元(CEL_i,j)是电阻式存储器单元。