[发明专利]基于悬浮超结的氮化镓基异质结电流孔径器件及其制作方法

权利要求书

1.一种基于悬浮超结的氮化镓基异质结电流孔径器件，包括：衬底(1)、漂移层(4)、孔径层(5)、左右两个对称的电流阻挡层(6)、沟道层(8)和势垒层(9)，衬底(1)的下部设有肖特基漏极(13)，势垒层(9)上的两侧淀积有两个源极(11)，两个源极(11)下方通过离子注入形成两个注入区(10)，源极之间的势垒层上淀积有栅极(12)，两个对称的电流阻挡层(6)之间形成孔径(7)，其特征在于：

所述衬底(1)与漂移层(4)之间，设有两个采用p型GaN材料的柱形结构，即两个P柱(2)和一个采用n型GaN材料的柱形结构，即N柱(3)，且两个P柱(2)位于N柱(3)的左右两侧，每个P柱(2)的厚度与N柱(3)的厚度相同。

2.根据权利要求1所述的器件，其特征在于衬底(1)的厚度U根据实际制作工艺确定，其取值范围为3～30μm。

3.根据权利要求1所述的器件，其特征在于肖特基漏极(13)采用功函数大于4.5eV的金属。

4.根据权利要求1所述的器件，其特征在于每个P柱(2)的宽度W_P为0.5～5μm。

5.根据权利要求1所述的器件，其特征在于N柱(3)的宽度W_N为每个P柱(2)宽度W_P的二倍，即W_N＝2W_P，N柱(3)的厚度H为5～40μm。

6.根据权利要求1所述的器件，其特征在于P柱(2)与N柱(3)的掺杂浓度相同，均为5×10¹⁵～5×10¹⁷cm^-3。

7.根据权利要求1所述的器件，其特征在于漂移层(4)的掺杂浓度为1×10¹⁵～1×10¹⁷cm^-3，厚度L为3～25μm。

8.一种制作基于悬浮超结的氮化镓基异质结电流孔径器件的方法，包括如下过程：

A.制作衬底(1)：

采用掺杂浓度为5×10¹⁵～5×10¹⁷cm^-3、厚度U为3～30μm、宽度为2～20μm的n型GaN材料做衬底(1)；

B.制作P柱(2)和N柱(3)；

B1)在衬底(1)上部第一次外延一层厚度H₁为5～10μm、掺杂浓度为5×10¹⁵～5×10¹⁷cm^-3的n型GaN材料，并在该层n型GaN材料上制作掩模，利用该掩模在该层n型GaN材料内的两侧位置注入p型杂质，以形成平均掺杂浓度为5×10¹⁵～5×10¹⁷cm^-3的两个p型掺杂的第一区，该两个p型掺杂的第一区的厚度H_P1为5～10μm，宽度W_P为0.5～5μm，且H_P1＝H₁；

B2)在步骤B1)外延的n型GaN材料上部和两个p型掺杂的第一区上部，第二次外延一层厚度H₂为5～10μm、掺杂浓度为5×10¹⁵～5×10¹⁷cm^-3的n型GaN材料，并在该层n型GaN材料上制作掩模，利用该掩模在该层n型GaN材料内的两侧位置注入p型杂质，以形成平均掺杂浓度为5×10¹⁵～5×10¹⁷cm^-3的两个p型掺杂的第二区，该两个第二区的厚度H_P2为5～10μm，宽度W_P为0.5～5μm，H₂＝H_P2；

B3)在步骤B2)外延的n型GaN材料上部和两个第二区上部，第三次外延一层厚度H₃为5～10μm、掺杂浓度为5×10¹⁵～5×10¹⁷cm^-3的n型GaN材料，并在该层n型GaN材料上制作掩模，利用该掩模在该层n型GaN材料内的两侧位置注入p型杂质，以形成平均掺杂浓度为5×10¹⁵～5×10¹⁷cm^-3的两个p型掺杂的第三区，H_P3为5～10μm，宽度W_P为0.5～5μm，H₃＝H_P3；

B4)依次类推，在前一次外延的n型GaN材料上部和前一步骤形成的两个第m-1区上第m次外延一层厚度H_m为5～10μm、掺杂浓度为5×10¹⁵～5×10¹⁷cm^-3的n型GaN材料，并在该层n型GaN材料上制作掩模，利用该掩模在该层n型GaN材料内的两侧位置注入p型杂质，以形成平均掺杂浓度为5×10¹⁵～5×10¹⁷cm^-3、厚度H_Pm为5～10μm、宽度W_P为0.5～5μm的两个p型掺杂的第m区，且H_m＝H_Pm，m为大于零的整数并根据实际制作工艺确定；

至此，步骤B中左侧的第一区、第二区、第三区至第m区共同形成左侧的左P柱(2)，右侧的第一区、第二区、第三区至第m区共同形成右侧的右P柱(2)，每个P柱(2)的宽度为W_P，即为0.5～5μm，厚度H满足：H＝H_P1+H_P2+…+H_Pm，其取值为5～40μm；

步骤B中所有外延的GaN材料中未进行p型掺杂的部分形成整体的N柱(3)，该N柱(3)的厚度与P柱(2)的厚度H相同，宽度W_N＝2W_P；

C.在N柱(3)和两个P柱(2)的上部外延n型GaN半导体材料，形成厚度L为3～25μm、掺杂浓度为1×10¹⁵～1×10¹⁷cm^-3的漂移层(4)；

D.在漂移层(4)的上部外延n型GaN半导体材料，形成厚度为0.5～2μm、掺杂浓度为1×10¹⁶～1×10¹⁸cm^-3的孔径层(5)；

E.在孔径层(5)上制作掩模，利用该掩模在孔径层内的两侧位置注入p型杂质，以制作厚度与孔径层厚度相同、宽度a为0.5～8μm、p型杂质的掺杂浓度为1×10¹⁸～5×10¹⁸cm^-3的电流阻挡层(6)，两个对称的电流阻挡层(6)之间形成孔径(7)；

F.在两个电流阻挡层(6)和它们之间的孔径(7)上部外延GaN半导体材料，形成厚度为0.04～0.2μm的沟道层(8)；

G.在沟道层(8)上部外延GaN基宽禁带半导体材料，形成厚度为5～50nm的势垒层(9)；

H.在势垒层(9)的上部制作掩模，利用该掩模在势垒层内的两侧位置注入n型杂质，以制作掺杂浓度为1×10¹⁹～1×10²¹cm^-3的注入区(10)，其中，两个注入区的深度均大于势垒层厚度，且小于沟道层与势垒层两者的总厚度；

I.在势垒层(9)和注入区(10)的上部制作掩模，利用该掩模在两个注入区上部淀积金属，以制作源极(11)；

J.在势垒层(9)上部以及源极(11)上部制作掩模，利用该掩模在两个源极之间的势垒层(9)上淀积金属，以制作栅极(12)，栅极(12)与两个电流阻挡层(6)之间均存在水平方向上的交叠，交叠长度大于0μm；

K.在衬底(1)的背面上淀积金属，以制作肖特基漏极(13)，完成整个器件的制作。