[发明专利]非易失性存储装置

说明书

提供了一种非易失性存储装置，所述非易失性存储装置包括基板、在基板上的存储单元阵列、多个结合焊盘和焊盘电路。存储单元阵列包括沿竖直方向堆叠在基板上的多个栅极导电层以及贯穿在基板的上部上的所述多个栅极导电层的多个沟道。所述多个结合焊盘在存储单元阵列的上部的至少一部分上。所述多个结合焊盘被构造成使非易失性存储装置电连接到外部装置。焊盘电路在基板和存储单元阵列之间。焊盘电路电连接到所述多个结合焊盘中的至少一个。

本申请要求于2016年4月29日在韩国知识产权局提交的第10-2016-0053533号韩国专利申请的优先权，所述韩国专利申请的公开内容通过引用全部包含于此。

技术领域

发明构思涉及一种非易失性存储装置，并且更具体地，涉及一种非易失性存储装置和/或一种制造该非易失性存储装置的方法。

背景技术

近来，随着信息通信装置变得多功能化，可制造更大容量且更高度集成的存储装置。根据出于高集成度的目的而在存储单元尺寸上的减小，包括在存储装置中用于存储装置的操作和电连接的操作电路和/或布线结构也已经变得更复杂。因此，存在对于呈现优异的电性能同时具有在集成的程度上的改进的存储装置的需求。

发明内容

发明构思提供了一种具有优异电特性和高集成度的非易失性存储装置和/或一种制造该非易失性存储装置的方法。

根据发明构思的示例实施例，一种非易失性存储装置可包括：基板；存储单元阵列，在基板上，存储单元阵列包括沿竖直方向堆叠在基板上的多个栅极导电层以及贯穿在基板的上部上的所述多个栅极导电层的多个沟道；多个结合焊盘，在存储单元阵列的上部的至少一部分上，所述多个结合焊盘被构造成使非易失性存储装置电连接到外部装置；以及焊盘电路，在基板与存储单元阵列之间，焊盘电路电连接到所述多个结合焊盘中的至少一个。

根据发明构思的另一示例实施例，一种非易失性存储装置可包括：基板；第一存储单元阵列，在基板的上部上；第二存储单元阵列，在基板的上部上并且与第一存储单元阵列相邻；多个结合焊盘，在第一存储单元阵列和第二存储单元阵列中的至少一个的上部的至少一部分上，所述多个结合焊盘被构造成使非易失性存储装置电连接到外部装置；第一焊盘电路，在基板与第一存储单元阵列之间；第二焊盘电路，在基板与第二存储单元阵列之间；以及多个连接焊盘，使第一焊盘电路和第二焊盘电路中的至少一个电连接到所述多个结合焊盘中的至少一个，所述多个连接焊盘中的至少一个在第一存储单元阵列的至少一部分以及第二存储单元阵列的至少一部分上。

根据发明构思的另一示例实施例，一种非易失性存储装置可包括：基板；存储单元阵列，在基板上，存储单元阵列包括在半导体层上堆叠在彼此的顶部上的多个栅极导电层以及在竖直方向上朝着半导体层贯穿所述多个栅极导电层的多个沟道；多个结合焊盘，在基板上，在存储单元阵列的上部的至少一部分上方；以及焊盘电路，在基板与存储单元阵列之间，焊盘电路电连接到所述多个结合焊盘中的至少一个。

附图说明

通过下面结合附图进行的详细描述，将更清楚地理解发明构思的示例实施例，在附图中：

图1和图2是根据一些示例实施例的存储装置的布局图；

图3是从图1和图2的线III-III’截取的剖视图；

图4是根据示例实施例的图1的存储装置的结构的示意图；

图5是根据示例实施例的存储单元阵列的透视图；

图6是图5的存储块的电路图；

图7是根据一些示例实施例的存储装置的布局图；

图8是图7的存储装置的剖视图；

图9是根据示例实施例的存储装置的剖视图；

图10至图18是根据一些示例实施例的用于顺序地描述制造存储装置的方法的剖视图；