[发明专利]低阻且可抑制负阻效应的SOI‑LIGBT器件及其制造方法

说明书

技术领域

本发明属于半导体功率器件技术领域，具体涉及一种低阻且可抑制负阻效应的SOI-LIGBT器件及其制造方法。

背景技术

相较于常规的体硅技术，SOI技术具有高速、低功耗、高集成度、寄生效应小、隔离特性良好、闭锁效应小以及强抗辐射能力等优点，使集成电路的可靠性和抗软失误能力大大提高，从而正逐渐成为制造高速度、低功耗、高集成度和高可靠性的集成电路的主流技术。

横向绝缘栅双极晶体管(LIGBT：Lateral Insulated Gate Bipolar Transistor)具有高输入阻抗、电压控制以及低导通电阻等优点，且具有纵向器件所不具有的易于集成的优势。因此，横向绝缘栅双极晶体管越来越受到关注和推崇，从而发展越发迅速，应用领域越发广泛。然而，一方面，横向高压器件较低的纵向耐压限制了其在HVIC中的应用，根据SOI介质场增强(ENhanced DIelectric layer Field，简称ENDIF)普适理论，采用超薄顶层硅可提高SOI器件的纵向耐压，但同时也导致了较大的比导通电阻，器件耐压和导通电阻之间的相互制约关系限制了SOI-LIGBT即SOI横向绝缘栅双极晶体管的进一步发展。另一方面，IGBT为单向导通器件，在实际应用中，反向导通时需要一个额外的二极管以通过负载中的无功电流，同时起到抑制寄生电感产生的额外电压的作用。解决这一问题的一种技术方案为逆导型绝缘栅双极晶体管(RC-IGBT)，然而该方案又将使IGBT引入一个新的问题，即负阻(Snapback)效应，从而影响器件的性能。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于在符合IGBT实际应用的前提下，提出一种低阻且可抑制负阻效应的SOI-LIGBT器件结构及其制造方法。

为实现上述发明目的，本发明技术方案如下：

一种低阻且可抑制负阻效应的SOI-LIGBT器件，其元胞结构包括衬底、衬底上表面的埋氧层、埋氧层上方的厚介质层、厚介质层左侧的厚硅层漂移区、厚硅层漂移区内部左端的P阱区、所述P阱区内部设置的相互独立的P型重掺杂发射极区和第一N型重掺杂区、沿纵向方向贯穿设置在厚介质层右端的N型buffer区、N型buffer区内部左端的P型重掺杂集电极区、N型buffer区内部右端的第二N型重掺杂区、位于P型重掺杂集电极区和第二N型重掺杂区之间的集电极介质阻挡层、设置在P型重掺杂集电极区与第二N型重掺杂区上表面的集电极接触电极、分别与厚介质层下表面和埋氧层上表面相切的超薄顶层硅漂移区、P阱区上表面的发射极接触电极，设置在第一N型重掺杂区、P阱区和厚硅层漂移区的上表面的栅氧化层、设置于栅氧化层上表面的多晶硅栅，所述P型重掺杂发射极区和第一N型重掺杂区的上表面与发射极接触电极连接，所述埋氧层与厚硅层漂移区、超薄顶层硅漂移区以及N型buffer区的下表面相连接，所述栅氧化层的左边界与第一N型重掺杂区的右端部分重叠，栅氧化层的右边界延伸到P阱区的右端；所述器件还包括P条、N条，所述N条与P条在纵向上交替设置在P阱区和厚介质层之间的厚硅层漂移区中。

具体的，所述元胞结构中，交替设置的N条与P条，其排列的顺序与位置可以互换。例如可以为N–P–N–P……，也可为P–N–P–N……排列。

作为优选方式，所述衬底为P型硅或为N型硅，SOI层为P型或为N型。

作为优选方式，所述集电极介质阻挡层1包括在Z方向上被N型buffer区隔开的多个子阻挡层，相邻子阻挡层之间在Z方向上的距离为a。

作为优选方式，所述超薄顶层硅漂移区和厚硅层漂移区通过分段式线性变掺杂或均匀掺杂或阶梯掺杂的掺杂方式形成。

作为优选方式，所述N条与P条和埋氧层的上表面相连接。

作为优选方式，所述N条与P条不和埋氧层的上表面相连接。

作为优选方式，所述N条与P条设置于器件的体内。

作为优选方式，所述P条的宽度大于N条的宽度。

作为优选方式，所述厚介质层的右端与N型buffer区相切。

作为优选方式，所述元胞结构中，发射极接触电极和集电极接触电极的上端分别通过第一通孔、第二通孔，引入第二层金属分别作为源极场板、漏极场板。

为实现上述发明目的，本发明还提供上述的低阻且可抑制负阻效应的SOI-LIGBT器件的制造方法，包括以下步骤：

步骤1：选择SOI材料，其中包括衬底、埋氧层以及SOI层；

步骤2：在SOI层上进行漂移区的两段式线性变掺杂或均匀掺杂或阶梯掺杂形成厚硅层漂移区与超薄顶层硅漂移区；