[发明专利]锁相环和电子系统

权利要求书

1.一种锁相环，包括：电荷泵和压控振荡器，所述电荷泵和所述压控振荡器之间经由充放电节点耦接；

其特征在于，还包括：

第一充电电路，适于在控制信号的作用下，对所述充放电节点充电；

预充电控制电路，适于检测第一电源电压和第二电源电压，并根据检测结果生成所述控制信号，在所述第一电源电压建立完成时，所述控制信号控制所述第一充电电路开始对所述充放电节点充电，在所述第一电源电压建立完成且第二电源电压建立完成时，所述控制信号控制所述第一充电电路停止对所述充放电节点充电；

其中，所述第一电源电压为所述锁相环的供电电压；

所述预充电控制电路包括：

延迟电路，适于对所述第一电源电压进行延迟，以输出延迟电源电压；

驱动电路，适于在所述第一电源电压的供电下，提高其输入端接收的信号的驱动能力，并经由其输出端输出所述控制信号；

第一开关电路，其电源端接收所述延迟电源电压，其输出端耦接所述驱动电路的输入端，当所述第一开关电路的输入端接收第一逻辑电平时，所述第一开关电路的输出端输出所述第一逻辑电平，当所述第一开关电路的输入端接收不同于所述第一逻辑电平的第二逻辑电平时，所述第一开关电路的输出端输出所述第二逻辑电平；

第二开关电路，其电源端接收所述第二电源电压，其输出端耦接所述第一开关电路的输入端，当所述第二电源电压未建立时，所述第二开关电路的输出端输出所述第一逻辑电平，当所述第二电源电压建立时，所述第二开关电路的输出端所述第二逻辑电平。

2.根据权利要求1所述的锁相环，其特征在于，所述延迟电路包括：

电阻，其第一端接收所述第一电源电压；

电容，其第一端耦接所述电阻的第二端并输出所述延迟电源电压，其第二端接地。

3.根据权利要求2所述的锁相环，其特征在于，所述延迟电路还包括：

第一缓冲器，适于对所述延迟电源电压进行整形。

4.根据权利要求1所述的锁相环，其特征在于，所述驱动电路包括第二缓冲器，所述第二缓冲器由所述第一电源电压供电，所述第二缓冲器的输入端耦接所述驱动电路的输入端，所述第二缓冲器的输出端耦接所述驱动电路的输出端。

5.根据权利要求1所述的锁相环，其特征在于，所述第一逻辑电平为逻辑低电平，所述第二逻辑电平为逻辑高电平；

所述第一开关电路包括：

第一P型开关，在其控制端为逻辑低电平时导通，在其控制端为逻辑高电平时关断，其控制端耦接所述驱动电路的输入端，其第一端接收所述延迟电源电压；

第二P型开关，在其控制端为逻辑低电平时导通，在其控制端为逻辑高电平时关断，其控制端耦接所述第一P型开关的第二端，所述第二P型开关的第一端接收所述延迟电源电压，所述第二P型开关的第二端耦接所述驱动电路的输入端；

第一N型开关，在其控制端为逻辑高电平时导通，在其控制端为逻辑低电平时关断，其控制端耦接所述第一开关电路的输入端，其第一端耦接所述第一P型开关的第二端，其第二端接地；

反相器，其电源端接收所述延迟电源电压，其输入端耦接所述第一开关电路的输入端；

第二N型开关，在其控制端为逻辑高电平时导通，在其控制端为逻辑低电平时关断，其控制端耦接所述反相器的输出端，其第一端耦接所述驱动电路的输入端，其第二端接地。

6.根据权利要求5所述的锁相环，其特征在于，所述第二开关电路包括：

第一PMOS管，其栅极耦接所述驱动电路的输出端，所述第一PMOS管的源极接收所述第二电源电压，所述第一PMOS管的衬底耦接所述第二开关电路的输出端；

第二PMOS管，其栅极接收所述第二电源电压，其漏极耦接所述驱动电路的输出端，所述第二PMOS管的源极耦接所述第二PMOS管的衬底、所述第一PMOS管的漏极以及所述第一PMOS管的衬底。

7.根据权利要求1至6任一项所述的锁相环，其特征在于，所述第一充电电路包括第三PMOS管，其源极接收所述第一电源电压，其漏极耦接所述充放电节点，其栅极接收所述控制信号。