[发明专利]半导体器件的制造方法

说明书

一种制造半导体器件的方法包括由其面对的末端之间的第一沟槽分开的第一鳍式图案和第二鳍式图案，形成填充第一沟槽的第一绝缘层，去除第一绝缘层的一部分以在第一绝缘层上形成第二沟槽，以及通过增大第二沟槽的宽度形成第三沟槽。

技术领域

本发明构思的一些示例实施方式涉及半导体器件和制造该半导体器件的方法。

背景技术

为了提高半导体器件的集成，已经提议了多栅晶体管，其中鳍式多沟道有源图案(或硅体)形成在衬底上，且栅极形成在多沟道有源图案的表面上。

因为多栅晶体管使用三维沟道，所以它通常可以被缩放。虽然多栅晶体管的栅极长度没有增加，但是多栅晶体管可以提高电流控制能力。此外，可以有效减小或抑制其中沟道区域的电势受漏极电压影响的短沟道效应 (SCE)。

发明内容

根据本发明构思的一些示例实施方式，一种制造半导体器件的方法可以包括形成布置在一条线上的第一鳍式图案和第二鳍式图案，第一和第二鳍式图案分别包括长边和短边，并且由第一和第二鳍式图案的相邻短边之间的第一沟槽分开；形成第一绝缘层以填充第一沟槽；通过去除一部分第一绝缘层在第一绝缘层上形成第二沟槽；以及通过增大第二沟槽的宽度形成第三沟槽。

根据本发明构思的示例，一种制造半导体器件的方法可以包括形成布置在一条线上的第一鳍式图案和第二鳍式图案，第一和第二鳍式图案分别包括长边和短边；在第一鳍式图案的短边与第二鳍式图案的短边之间形成场绝缘层，场绝缘层暴露第一鳍式图案的一部分和第二鳍式图案的一部分；通过去除由场绝缘层暴露的第一鳍式图案的部分和第二鳍式图案的部分而形成第一沟槽；以及在场绝缘层上形成虚设栅电极，虚设栅电极在第一鳍式图案与第二鳍式图案之间。

根据本发明构思的一些示例实施方式，一种制造半导体器件的方法可以包括在衬底的第一区域中形成在其长度方向上彼此相邻的且由第一沟槽彼此分开的第一鳍式图案和第二鳍式图案，在衬底的第二区域中形成在其长度方向上彼此相邻的且由第二沟槽彼此分开的第三鳍式图案和第四鳍式图案，形成第一绝缘层以填充第一沟槽和形成第二绝缘层以填充第二沟槽，通过去除第一绝缘层的一部分形成第三沟槽，通过增大第三沟槽的宽度形成第四沟槽，以及通过去除第二绝缘层的一部分形成第五沟槽。

本发明构思的一些示例实施方式，一种半导体器件可以包括第一鳍式图案和第二鳍式图案，其由第一和第二鳍式图案面对的末端之间的第一凹陷彼此分开；绝缘图案，在第一凹陷中；第一外延图案，在第一鳍式图案的末端部分处；第二外延图案，在第二鳍式图案的末端部分处；绝缘凸出图案，在绝缘图案上，在第一外延图案与第二外延图案之间；以及导电图案，在绝缘凸出图案上并且覆盖绝缘凸出图案。第一凹陷可以包括具有第一宽度的第一沟槽、具有大于第一宽度的第二宽度的第二沟槽和在第一沟槽与第二沟槽之间的连接部分。连接部分可以被圆化。

根据本发明构思的一些示例实施方式，一种半导体器件可以包括第一鳍式图案和第二鳍式图案，其由第一和第二鳍式图案面对的末端之间的第一凹陷彼此分开；绝缘图案，在第一凹陷中；第一外延图案，在第一鳍式图案的末端部分处；第二外延图案，在第二鳍式图案的末端部分处。第一凹陷可以包括具有第一宽度的第一沟槽、具有大于第一宽度的第二宽度的第二沟槽、具有大于第二宽度的第三宽度的第三沟槽和在第一沟槽与第二沟槽之间的连接部分。第二沟槽可以连接到第一沟槽和第三沟槽。所述连接部分可以被圆化。

一些示例实施方式涉及一种制造半导体器件的方法，该方法包括在衬底的第一区域中沿纵向方向形成第一半导体材料和第二半导体材料，第一和第二半导体材料在纵向方向上由第一沟槽分开；在第一沟槽中形成第一绝缘层；通过去除第一绝缘层的一部分在第一绝缘层上形成第二沟槽；以及通过增大第二沟槽的宽度形成第三沟槽。

附图说明

本发明构思的以上及其它示例实施方式和特征将通过参照附图详细描述其示例实施方式变得更加清楚，图中：

图1至图15C示出根据本发明构思的一些示例实施方式的制造半导体器件的方法的各阶段；