[发明专利]一种半导体器件的制备方法

说明书

本发明涉及一种半导体器件的制备方法。所述方法包括：提供衬底；通过定向自组装方法，在所述衬底上形成若干交替排布的第一图案和第二图案；对所述第一图案进行硬化处理；去除所述第二图案。所述方法使器件的低频线宽粗糙度和图案的线边缘粗糙度性能提高，进一步提高了半导体器件的性能和良率。

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件的制备方法。

背景技术

随着半导体器件尺寸不断缩小，使用传统的平版印刷技术(Lithography)已很难获得更精细的节距图案。

作为制作更小尺寸图案问题的解决方案，定向自组装(Directed self-assembly，DSA)技术已经引起人们的关注。DSA技术是将嵌段共聚物(Block Copolymer，BCP)或是聚合物混合物沉积在衬底上，经由特定工艺以“指挥”其形成有序的结构。DSA能够形成小节距图案。

在适当条件下，此类共聚物嵌段分离为微域(也称为“域”，(domain))，且在此过程中，形成不同的化学组合物的纳米级特征。嵌段共聚物形成此类特征的能力使它们可用在纳米图案形成中，以形成具有更小关键尺寸(Critical Dimension，CD)的特征，使得能够构建使用常规平版印刷难以实现的特征。

所述DSA工艺由于具有较低的生产成本以及更小的低频线宽粗糙度(line widthroughness，LWR)，成为获得更精细的节距图案的一种优选方法，在DSA工艺中由于所述嵌段共聚物的硬度较小，因此在图案化的过程中会发生倾斜或者变形，使器件的低频线宽粗糙度(line width roughness，LWR)和图案的线边缘粗糙度(line edge roughness，LER)变差，带来不利影响。

因此需要对所述方法作进一步的改进，以便消除上述问题，进一步提高器件的良率和性能。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了克服目前存在的问题，本发明提供了一种半导体器件的制备方法，所述方法包括：

提供衬底；

通过定向自组装方法，在所述衬底上形成若干交替排布的第一图案和第二图案；

对所述第一图案进行硬化处理；

去除所述第二图案。

可选地，使用连续渗透合成方法对所述第一图案进行硬化处理。

可选地，所述连续渗透合成方法中，使用含铝的材料对所述第一图案进行所述硬化处理，以形成含铝的所述第一图案。

可选地，所述含铝的材料包括三甲基铝。

可选地，对所述第一图案进行硬化处理和去除所述第二图案的步骤包括：

先去除所述第二图案的顶层，以露出所述第一图案的顶层部分；

对露出的所述第一图案进行硬化处理；

重复执行上述去除所述第二图案的顶层，以及对露出的所述第一图案进行硬化处理的步骤，直至所述第二图案被去除、所述第一图案全部硬化。

可选地，所述衬底包括依次堆叠的半导体衬底、旋涂的碳材料以及自旋涂布式玻璃。

可选地，在去除所述第二图案以及所述硬化处理之后所述方法还进一步包括对所述第一图案进行后硬化处理。

可选地，使用HBr基等离子体对所述第一图案进行所述后硬化处理。