[发明专利]超结器件及其制造方法有效
申请号: | 201710003994.6 | 申请日: | 2017-01-04 |
公开(公告)号: | CN106887464B | 公开(公告)日: | 2019-12-06 |
发明(设计)人: | 赵龙杰 | 申请(专利权)人: | 上海华虹宏力半导体制造有限公司 |
主分类号: | H01L29/78 | 分类号: | H01L29/78;H01L29/06;H01L21/336 |
代理公司: | 31211 上海浦一知识产权代理有限公司 | 代理人: | 郭四华<国际申请>=<国际公布>=<进入 |
地址: | 201203 上海市浦东*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 器件 及其 制造 方法 | ||
1.一种超结器件,其特征在于:超结结构由多个交替排列的N型柱和P型柱组成;所述超结结构的所述N型柱由N型外延层组成,在所述N型外延层中形成有超结沟槽,所述P型柱由填充于所述超结沟槽中的P型掺杂的氧化层组成;所述P型柱通过氧化层中的P型掺杂实现和所述N型柱的电荷平衡;
每一所述N型柱和其邻近的所述P型柱组成一个超结单元,电荷流动区的每一个所述超结单元对应于一个超结器件单元,各所述超结器件单元包括:
沟槽栅,形成于所述N型柱的顶部,所述沟槽栅包括栅极沟槽以及形成于所述栅极沟槽底部表面和侧面的栅介质层以及填充于所述栅极沟槽中的多晶硅栅;
辅助沟槽栅,形成于所述P型柱的顶部,所述辅助沟槽栅包括辅助栅极沟槽以及填充于所述辅助栅极沟槽中的辅助栅极多晶硅;
所述辅助栅极沟槽的深度大于所述栅极沟槽的深度,所述辅助沟槽栅用于在器件击穿时对击穿电流进行分流,从而对所述栅介质层进行保护。
2.如权利要求1所述的超结器件,其特征在于:所述P型柱的氧化层为采用TEOS作为硅源形成的氧化层。
3.如权利要求1所述的超结器件,其特征在于:所述P型柱的氧化层的P型掺杂的元素为硼。
4.如权利要求1所述的超结器件,其特征在于:沟道区由形成于所述沟槽栅两侧的所述N型柱表面的P阱组成。
5.如权利要求4所述的超结器件,其特征在于:由N+区组成的源区形成于所述沟道区的表面。
6.如权利要求5所述的超结器件,其特征在于:在所述源区的顶部形成有接触孔,该接触孔的顶部和由正面金属层形成的源极连接。
7.如权利要求6所述的超结器件,其特征在于:所述源极对应的接触孔的底部形成有由P+区组成的沟道引出区,所述沟道引出区的结深大于所述源区的结深,所述沟道引出区的底部和所述沟道区接触并将所述沟道区也连接到所述源极。
8.如权利要求1所述的超结器件,其特征在于:所述多晶硅栅和所述辅助栅极多晶硅都通过接触孔连接到栅极。
9.如权利要求1所述的超结器件,其特征在于:所述栅介质层为栅氧化层。
10.如权利要求6或8所述的超结器件,其特征在于:所述接触孔穿过层间膜,所述层间膜覆盖在所述超结结构的表面。
11.如权利要求1所述的超结器件,其特征在于:所述N型外延层形成于半导体衬底表面,漏区由形成于减薄后的所述半导体衬底背面的N+区组成;
在所述漏区的背面形成有和所述漏区接触的背面金属层,由所述背面金属层组成漏极。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华虹宏力半导体制造有限公司,未经上海华虹宏力半导体制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710003994.6/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类