[发明专利]用于从存储器位胞元读取数据的存储器系统和方法

说明书

本发明公开用于采用P型场效应晶体管PFET读取端口的存储器位胞元的读取辅助电路。本发明还公开相关存储器系统和方法。已观察到，随着节点技术的大小按比例缩小，PFET驱动电流(即，驱动强度)超出用于类似尺寸的FET的N型FET NFET驱动电流。在这点上，在一个方面中，需要提供具有与NFET读取端口相对的PFET读取端口的存储器位胞元来增加对所述存储器位胞元的存储器读取时间，并且由此改进存储器读取性能。为了缓解或避免可能会在读取所述存储器位胞元时发生的读取扰乱条件，为具有PFET读取端口的存储器位胞元提供读取辅助电路。

优先权申请

本申请案主张于2015年2月23日申请且标题是“用于采用P型场效应晶体管(PFET)读取端口的存储器位胞元的读取辅助电路以及相关存储器系统和方法(READ-ASSISTCIRCUITS FOR MEMORY BIT CELLS EMPLOYING A P-TYPE FIELD-EFFECT TRANSISTOR(PFET)READ PORT(S),AND RELATED MEMORY SYSTEMS AND METHODS)”的第62/119,756号美国临时专利申请案的优先权，所述申请案以全文引用的方式并入本文中。

本申请案还主张于2015年9月23日申请且标题是“用于采用P型场效应晶体管(PFET)读取端口的存储器位胞元的读取辅助电路以及相关存储器系统和方法(READ-ASSIST CIRCUITS FOR MEMORY BIT CELLS EMPLOYING A P-TYPE FIELD-EFFECTTRANSISTOR(PFET)READ PORT(S),AND RELATED MEMORY SYSTEMS AND METHODS)”的第14/862,712号美国专利申请案的优先权，所述申请案以全文引用的方式并入本文中。

技术领域

本发明的技术大体上涉及采用用于读取并写入数据的可寻址静态存储器位胞元的存储器系统，且更确切地说，涉及用于在从位胞元读取时缓解读取扰乱条件的读取辅助电路。

背景技术

电源电压(即，Vdd)调节是所有市场细分内(范围从片上系统(SoC)中的小型嵌入核心到大型多核心服务器)用于最大化处理器能效的有效技术。当减少基于处理器的系统中的电源电压以节约电力时，对参数变化的电路延迟灵敏度放大，从而最终导致电路故障。这些电路故障限制基于处理器的系统的最小工作电源电压和最大能效。在当前基于处理器的系统设计中，静态随机存取存储器(SRAM)高速缓存和/或寄存器堆会限制最小工作电源电压。SRAM高速缓存和寄存器堆位胞元采用接近最小大小的晶体管来最大化容量。由于不相关参数变化(例如，随机掺杂剂波动、线边缘粗糙度)与晶体管栅极面积的平方根成反比，因此对于存储器位胞元读取、写入并保持数据的最小工作电压来说存在广泛差异。