[发明专利]用于从存储器位胞元读取数据的存储器系统和方法

权利要求书

1.一种存储器系统，其包括：

存储器位胞元，其包括：

存储电路，其经配置以存储数据；

一或多个P型场效应晶体管PFET存取晶体管，其耦合到所述存储电路；以及

所述一或多个PFET存取晶体管中的每一者包括栅极，所述栅极经配置以响应于读取操作而由字线激活以使得所述一或多个PFET存取晶体管将所述数据从所述存储电路传递到耦合于所述存储器位胞元的读取辅助电路；以及

读取辅助电路，其经配置以响应于所述读取操作而提升所述存储器位胞元中的电压以辅助将所述数据从所述存储电路传送到位线，

其中所述读取辅助电路包括：

字线正升压电路，其耦合到所述字线且经配置以响应于所述读取操作而正提升所述字线上的电压从而正提升所述一或多个PFET存取晶体管的所述栅极的电压，其中所述字线正升压电路包括：

耦合到所述字线的升压发生器电路，所述升压发生器电路经配置以响应于所述读取操作而基于所述存储器位胞元的电源电压的一部分而正提升所述字线上的所述电压；以及

耦合到所述字线正升压电路的所述升压发生器电路和所述字线的电荷存储单元，其中所述电荷存储单元经配置以存储电荷；以及

所述升压发生器电路进一步经配置以：

在所述读取操作外产生待存储于所述电荷存储单元中的电荷；以及

响应于所述读取操作，将存储于所述电荷存储单元中的所述电荷耦合到所述字线上而正提升所述字线上的所述电压。

2.根据权利要求1所述的存储器系统，其中：

所述存储电路包括各自包括耦合到下拉N型FET NFET的上拉PFET的一或多个反相器。

3.根据权利要求1所述的存储器系统，其中所述一或多个PFET存取晶体管包括：

第一PFET存取晶体管，其耦合到所述存储电路，所述第一PFET存取晶体管包括第一栅极，所述第一栅极经配置以响应于所述读取操作而由所述字线激活以使得所述第一PFET存取晶体管将所述数据从所述存储电路传递到所述位线；以及

第二互补PFET存取晶体管，其耦合到所述存储电路，所述第二互补PFET存取晶体管包括第二栅极，所述第二栅极经配置以响应于所述读取操作而由所述字线激活以使得所述第二互补PFET存取晶体管将与所述数据互补的互补数据从所述存储电路传递到互补位线。

4.根据权利要求3所述的存储器系统，其中：

所述存储电路由存储节点和互补存储节点组成；

所述第一PFET存取晶体管经配置以响应于针对所述读取操作的所述字线的激活而将所述数据从所述存储节点传递到所述位线；以及

所述第二互补PFET存取晶体管经配置以响应于针对所述读取操作的所述字线的激活而将所述互补数据从所述互补存储节点传递到所述互补位线。

5.根据权利要求1所述的存储器系统，其中所述一或多个PFET存取晶体管各自进一步包括源极；以及

所述读取辅助电路经配置以响应于所述读取操作而正提升跨越所述一或多个PFET存取晶体管的栅极G电压到源极S电压(Vgs)的电压。

6.根据权利要求1所述的存储器系统，其中所述字线正升压电路经配置以响应于指示所述读取操作的读取启用信号而正提升所述一或多个PFET存取晶体管的所述栅极的所述电压。

7.根据权利要求1所述的存储器系统，其中所述升压发生器电路经配置以响应于所述读取操作而基于所述存储器位胞元的所述电源电压正提升所述字线上的所述电压。

8.根据权利要求1所述的存储器系统，其中：

所述字线正升压电路进一步包括充电控制电路，所述充电控制电路经配置以响应于读取时钟信号而产生充电控制信号，所述充电控制信号指示所述读取操作外的充电启用状态或所述读取操作的充电停用状态；以及

所述升压发生器电路进一步经配置以响应于指示充电启用状态的所述充电控制信号而正充电所述字线上的所述电压。