[发明专利]制造一半导体装置的方法

说明书

技术领域

本揭露内容是关于半导体集成电路，且特定而言是关于在磊晶源极/漏极(source/drain；S/D)结构上具有均一且薄的硅化金属层的半导体装置及其制造制程。

背景技术

由于半导体工业已发展至纳米技术制程节点以追求更高装置密度、更高效能及更低成本的，来自制造及设计问题两者的挑战已导致三维设计的发展(例如鳍式场效晶体管(fin field effect transistor；Fin FET))及具有高k(介电常数)材料的金属栅极结构的使用。金属栅极结构常常通过使用栅极替换技术制造，且源极及漏极是通过使用磊晶生长方法形成。更进一步，在源极及漏极上形成硅化金属层。

发明内容

本申请案为一种制造一半导体装置的方法，该方法包括：通过一沉积制程在一半导体层上形成含有一非晶第一材料的一第一层。接着，在该第一层上形成含有一金属第二材料的一第二层，以及执行一热制程以形成该非晶第一材料与该金属第二材料的一合金层。

附图说明

本揭露内容最佳是在结合随附附图解读时自以下详细描述来理解。应强调，根据工业中的标准实务，各个特征并非按比例绘制且仅用于说明目的。事实上，出于论述清晰的目的，可任意增加或减小各个特征的尺寸。

图1A至图1D显示根据本揭露内容的一实施例的示例性连续制程流程；

图1E至图1G显示根据本揭露内容的比较实例的示例性连续制程流程；

图2至图16显示根据本揭露内容的一个实施例的用于制造鳍式FET装置的各种阶段的示例性截面图；

图17至图23显示根据本揭露内容的另一实施例的用于制造鳍式FET装置的各种阶段的示例性截面图。

具体实施方式

应理解，以下揭露内容提供许多不同的实施例或实例用于实施本揭露内容的不同特征。下文描述元件及布置的特定实施例或实例以简化本揭露内容。当然，这些仅为实例且并不意欲为限制性。举例而言，元件的尺寸不限于所揭露的范围或值，而可取决于制程条件及/或装置的所要特性。而且，以下描述中在第二特征上方或第二特征上形成第一特征可包括以直接接触形成第一及第二特征的实施例，且亦可包括可在插入第一与第二特征之间形成额外特征以使得第一及第二特征可不直接接触的实施例。可出于简单及清楚的目的以不同比例任意绘制各种特征。在随附附图中，可出于简单的目的省略一些层/特征。

此外，为便于描述，本文可使用空间相对性术语(例如“之下”、“下方”、“下部”、“上方”、“上部”及类似者)来描述附图中所说明的一个元件或特征与另一元件(或多个元件)或特征(或多个特征)的关系。除了附图中所描绘的定向外，空间相对性术语意欲包括在使用或操作中的装置的不同定向。设备可以其他方式定向(旋转90度或其他定向)且因此可同样地解释本文所使用的空间相对性描述词。另外，术语“由……构成”可意谓“包括”或“由……组成”。此外，在以下制造过程中，可能在所描述的操作中/之间存在一或多个额外操作，且操作的次序可能变化。

图1A至图1D显示根据本揭露内容的一实施例的用于形成硅化金属层的示例性连续制程流程。

如图1A中所示，通过沉积制程在半导体层1上形成含有非晶第一材料的第一层2。半导体层1包括硅(Si)、硅锗(SiGe)、磷化硅(SiP)、碳化硅(SiC)、碳磷化硅(SiCP)或任何其他适宜的半导体材料。半导体层1大体上为结晶层。用于第一层2的非晶材料包括非晶硅或非晶锗。在一个实施例中，在半导体层1上形成非晶硅(amorphous Si；a-Si)。在一些实施例中，第一层2的厚度在约1nm至约10nm范围内，且在其他实施例中在约3nm至约5nm范围内。

第一层是通过例如化学气相沉积(chemical vapor deposition；CVD)、物理气相沉积(physical vapor deposition；PVD)、原子层沉积(atomic layer deposition；ALD)或其他适宜的膜层形成方法形成。

非晶第一层2经掺杂有例如硼(用于p型半导体)或磷(用于n型半导体层)。在一些实施例中，掺杂剂的浓度在1×10²⁰cm^-3至1×10²²cm^-3范围内。除了非晶材料外，而使用多晶材料(例如多晶硅)或微晶材料作为第一层2。