[发明专利]一种基于单层钛酸锶钡薄膜的电荷俘获型存储器及其制备方法有效
申请号: | 201611209244.6 | 申请日: | 2016-12-23 |
公开(公告)号: | CN106783863B | 公开(公告)日: | 2020-03-31 |
发明(设计)人: | 闫小兵;张园园;赵建辉;周振宇 | 申请(专利权)人: | 河北大学 |
主分类号: | H01L27/115 | 分类号: | H01L27/115 |
代理公司: | 石家庄国域专利商标事务所有限公司 13112 | 代理人: | 白利霞;苏艳肃 |
地址: | 071002 河北*** | 国省代码: | 河北;13 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 基于 单层 钛酸锶钡 薄膜 电荷 俘获 存储器 及其 制备 方法 | ||
1.一种基于单层钛酸锶钡薄膜的电荷俘获型存储器的制备方法,其特征在于,包括以下步骤:
(a)将P型Si衬底依次在丙酮、酒精和去离子水中用超声波清洗,用HF溶液清洗,再用去离子水清洗,取出后用N2吹干;
(b)将洗净干燥的P型Si衬底放入磁控溅射设备的生长室中,抽真空到1×10-3~1×10-5Pa,通入流量为20~100sccm的Ar和流量为10~50sccm的O2,调整生长室内的气压在0.1~10Pa,设置功率20~200W,使钛酸锶钡靶材起辉,预溅射10min后,进行正式溅射5~20min,在P型Si衬底上形成了钛酸锶钡俘获阻挡层,得到P型Si衬底/钛酸锶钡俘获阻挡层复合结构;所形成的钛酸锶钡俘获阻挡层的厚度为24nm;
(c)将形成有钛酸锶钡俘获阻挡层的P型Si衬底置于氧气氛围下退火,先用20~40s的时间使样品从室温升高到600℃,保温2~10min,再用1~5min从600℃降至室温,在P型Si衬底和钛酸锶钡俘获阻挡层之间形成了SiO2隧穿层,得到了P型Si衬底/SiO2隧穿层/BST俘获阻挡层复合结构;
(d)在形成SiO2隧穿层和钛酸锶钡俘获阻挡层的P型Si衬底上放置掩膜版,将生长室抽真空至1×10-4~4×10-4Pa,向生长室内通入流量为20~30sccm的Ar,调整生长室内的压强维持在1~6Pa,打开控制Pd靶材起辉的直流源,调整直流源功率为5~30W,使Pd靶材起辉,预溅射5~20min;之后正式溅射5~20min,在钛酸锶钡俘获阻挡层上形成Pd电极层,得到了结构为P型Si衬底/SiO2隧穿层/钛酸锶钡俘获阻挡层/Pd电极层的存储器。
2.根据权利要求1所述的基于单层钛酸锶钡薄膜的电荷俘获型存储器的制备方法,其特征在于,步骤(a)所述的P型Si衬底的晶向指数为100。
3.根据权利要求1所述的基于单层钛酸锶钡薄膜的电荷俘获型存储器的制备方法,其特征在于,步骤(c)形成的SiO2隧穿层的厚度为2~4nm。
4.根据权利要求1所述的基于单层钛酸锶钡薄膜的电荷俘获型存储器的制备方法,其特征在于,步骤(d)形成的Pd电极层的厚度为20~150nm。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于河北大学,未经河北大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201611209244.6/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种STT-MRAM存储单元
- 下一篇:一种存储单元的制作方法
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的