[发明专利]一种半导体器件及其制造方法、电子装置在审

专利信息
申请号: 201611160005.6 申请日: 2016-12-15
公开(公告)号: CN108231660A 公开(公告)日: 2018-06-29
发明(设计)人: 李凤莲;倪景华 申请(专利权)人: 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
主分类号: H01L21/768 分类号: H01L21/768;H01L23/538
代理公司: 北京市磐华律师事务所 11336 代理人: 董巍;高伟
地址: 201203 *** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 接触孔 开口图案 栅极结构 衬底 半导体 层间介电层 牺牲材料层 源/漏区 蚀刻 半导体器件 电子装置 硬掩膜层 提升器件 介电层 穿通 良率 去除 掩膜 制造 覆盖
【权利要求书】:

1.一种半导体器件的制造方法,其特征在于,包括:

提供半导体衬底,在所述半导体衬底上形成有栅极结构,在所述栅极结构两侧的半导体衬底中形成有源/漏区;

在所述半导体衬底上形成层间介电层,覆盖所述栅极结构;

在所述层间介电层上形成具有接触孔开口图案的硬掩膜层,所述接触孔开口图案至少包括对应所述栅极结构的接触孔开口图案以及对应所述源/漏区的接触孔开口图案;

在所述半导体衬底上形成牺牲材料层,仅露出所述硬掩膜层中对应所述源/漏区的接触孔开口图案;

以所述牺牲材料层为掩膜,部分蚀刻露出的所述层间介电层;

去除所述牺牲材料层后,完整蚀刻露出的所述层间介电层,以形成接触孔。

2.根据权利要求1所述的方法,其特征在于,所述硬掩膜层的材料为氮化钛或氮化钽,确保蚀刻剂对所述硬掩膜层的蚀刻速率高于对所述层间介电层的蚀刻速率。

3.根据权利要求1所述的方法,其特征在于,所述硬掩膜层的厚度为50埃-500埃。

4.根据权利要求1所述的方法,其特征在于,所述部分蚀刻为各向异性的干法蚀刻。

5.根据权利要求1所述的方法,其特征在于,采用灰化工艺或湿法剥离工艺去除所述牺牲材料层。

6.根据权利要求1所述的方法,其特征在于,所述栅极结构包括自下而上层叠的高k介电层和金属栅极材料层。

7.根据权利要求1所述的方法,其特征在于,形成所述层间介电层之前,还包括形成接触孔蚀刻停止层的步骤。

8.根据权利要求1所述的方法,其特征在于,形成所述接触孔后,还包括以下步骤:在接触孔中填充金属材料以形成接触塞;执行化学机械研磨,以去除所述硬掩膜层。

9.一种采用权利要求1-8之一所述的方法制造的半导体器件。

10.一种电子装置,其特征在于,所述电子装置包括权利要求9所述的半导体器件。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司,未经中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201611160005.6/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top