[发明专利]PCIe链路弹性缓冲区电路

权利要求书

1.一种PCIe链路弹性缓冲区电路，其特征在于，包括写数据和数据标志产生模块(1)、写指针控制模块(2)、写深度计算模块(3)、弹性缓冲区存储器(4)、读数据和数据标志产生模块(5)、读指针控制模块(6)、读深度计算模块(7)、8B/10B解码模块(8)、接收状态产生模块(9)，

其中写数据和数据标志产生模块(1)、写指针控制模块(2)、写深度计算模块(3)、弹性缓冲区存储器(4)、读指针控制模块(6)，共同完成写数据和数据标志产生模块(1)输入数据到弹性缓冲区存储器(4)的写入操作；

弹性缓冲区存储器(4)、读数据和数据标志产生模块(5)、读指针控制模块(6)、读深度计算模块(7)、写指针控制模块(2)，共同完成有效数据从弹性缓冲区存储器(4)读出，并最终从读数据和数据标志产生模块(5)的输出的操作；

所述写数据和数据标志产生模块(1)，接收PHY接收数据，对数据做检测处理后，输出SKIP信号到写指针控制模块(2)、输出24位的数据到弹性缓冲区存储器(4)；

所述写指针控制模块(2)，输出4位的写指针到弹性缓冲区存储器(4)，输出写指针已在缓冲区中心位置指示信号到读深度计算模块(7)；

所述写深度计算模块(3)，是独立的写缓冲区深度判断电路，输出写时钟域的缓冲区容量指示信号ES＿HIGH到写数据和数据标志产生模块(1)、写指针控制模块(2)；

所述弹性缓冲区存储器(4)，输出数据到读数据和数据标志产生模块(5)；

所述读数据和数据标志产生模块(5)，输出读数据中有SKIP字符的标志位SKIP信号到读指针控制模块(6)、接收状态产生模块(9)，输出20位的数据到8B/10B解码模块(8)；

所述读指针控制模块(6)，输出读指针信号到弹性缓冲区存储器(4)，输出读指针已在缓冲区中心位置指示信号到写深度计算模块(3)；

所述读深度计算模块(7)，是独立的读缓冲区深度判断电路，输出读时钟域的缓冲区容量指示信号ES＿LOW到读指针控制模块(6)，输出缓冲区下溢信号ES＿UFLOW、上溢信号ES＿OFLOW信号到读指针控制模块(6)和接收状态产生模块(9)；

所述8B/10B解码模块(8)，对读数据和数据标志产生模块(5)输出的数据进行解码，完成PIPE接收数据解码输出，以及将解码状态输出到接收状态产生模块(9)；

所述接收状态产生模块(9)，与读数据和数据标志产生模块(5)、读深度计算模块(7)、8B/10B解码模块(8)相连，收集读数据和数据标志产生模块(5)、读深度计算模块(7)、8B/10B解码模块(8)输出的状态信号，完成PIPE接收状态信号生产及输出；所述写数据和数据标志产生模块包括：写数据检测电路和标志位生成电路；写数据检测电路对接收到数据中包含的SKIP有序集进行检测，SKIP有序集格式为：K28.5/K28.0/K28.0/K28.0；标志位生成电路根据检测的结果和弹性缓冲区的空满状态，对准备写入弹性缓冲区的数据添加数据标志位，添加的数据标志位类型有：(a)接收到的数据是有效数据：接收数据中没有检测到SKIP有序集；(b)接收到的数据是SKIP：测到SKIP有序集，且ES＿HIGH信号无效；(c)接收到的数据是可以删除的SKIP：检测到SKIP有序集，并且缓冲区容量指示信号ES＿HIGH有效；写深度计算模块(3)输出ES＿HIGH信号，表示空闲缓冲区不足全部缓冲区的1/2；写数据和数据标志产生模块将可删除的SKIP序列之外的数据以及生成的数据标志位写入弹性缓冲区。

2.如权利要求1所述PCIe链路弹性缓冲区电路，其特征在于，所述写指针控制模块，判断写数据和数据标志产生模块(1)输出的数据标志位，控制写指针的变化，剔除可删除的SKIP有序集，将除可删除SKIP之外的数据写入到弹性缓冲区存储器(4)。

3.如权利要求1所述PCIe链路弹性缓冲区电路，其特征在于，所述写深度计算模块，检测到读指针控制模块(6)输出的读指针已在缓冲区中心位置指示信号有效，开始将当前写指针值和弹性缓冲区存储器(4)的中心位置值进行比较，判断剩余空闲缓冲区的容量，空闲缓冲区小于总容量的1/2时，ES＿HIGH输出信号有效。