[发明专利]一种面向GPU像素流的自适应Cache写分配方法有效
申请号: | 201611140730.7 | 申请日: | 2016-12-12 |
公开(公告)号: | CN106708434B | 公开(公告)日: | 2020-04-07 |
发明(设计)人: | 郑新建;田泽;任向隆;韩立敏;张骏;卢俊 | 申请(专利权)人: | 中国航空工业集团公司西安航空计算技术研究所 |
主分类号: | G06F3/06 | 分类号: | G06F3/06 |
代理公司: | 中国航空专利中心 11008 | 代理人: | 杜永保 |
地址: | 710000 *** | 国省代码: | 陕西;61 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 面向 gpu 像素 自适应 cache 分配 方法 | ||
本发明涉及计算机硬件技术领域,提供一种面向GPU像素流的自适应Cache写分配方法,包括:当绘制简单的图形场景时Cache使用写回加写不分配更新流程;当绘制复杂的图形场景时Cache使用写回加写分配更新流程。本发明包括两种Cache的更新流程,写回加写分配更新流程(1)、写回加写不分配更新流程(2),由Cache根据当前访问特征自适应选择Cache的更新流程;所述Cache能够根据当前访问特征自适应选择Cache的更新流程,当绘制大而简单的图形时Cache使用写不分配的更新策略,能够减少写分配的替换更新操作带来的DDR带宽压力,而在绘制小而复杂的图形场景时Cache采用写分配的更细策略,能够提高Cache的命中率。
技术领域
本发明涉及计算机硬件技术领域,尤其涉及一种像素Cache的更新方法。
背景技术
3D图形绘制时颜色缓冲区对DDR的带宽需求极大,设计中往往采用颜色Cache来缓解DDR存储带宽压力,为减少DDR的操作频率,颜色Cache一般采用写回和写分配策略实现更新,而在进行大而简单的图形绘制时颜色写操作往往仅执行一次,Cache进行写分配更新回的内容往往不会再次命中,此时写分配的回读更新其实没有实际意义,连续的写操作会将回读回来的Block数据再次更新。且每次写回都更新相当于占用的DDR3总线带宽翻倍。所以颜色缓冲区的Cache设计时如果能够针对不同的绘制场景,自适应选择采用写分配或写不分配的更新策略,在绘制小而复杂的图形时,采用写分配方式,在绘制大而简单的图形时,采用写不分配方式,这样可以在连续写回时节约大量的DDR3带宽。
发明内容
本发明的发明目的是:
本发明描述了一种面向GPU像素流的自适应Cache写分配方法,能够根据当前访问特征自适应选择Cache的更新流程,当绘制大而简单的图形时Cache使用写不分配的更新策略,能够减少写分配的替换更新操作带来的DDR带宽压力,而在绘制小而复杂的图形场景时Cache采用写分配的更细策略,能够提高Cache的命中率。
本发明的技术方案是:
一种面向GPU像素流的自适应Cache写分配方法,包括:
当绘制简单的图形场景时Cache使用写回加写不分配更新流程;
当绘制复杂的图形场景时Cache使用写回加写分配更新流程。
写回加写分配更新流程具体为:
当Cache发生写缺失时首先将要替换的Block数据写回到DDR中,然后将缺失的Block数据更新到Cache中,最后将写数据写到Cache中完成本次访问。
写回加写不分配更新流程具体为:
当Cache发生写缺失时首先将要替换的Block数据写回到DDR中,然后直接将要写的数据写入当前Block,并设置Block中写入数据位置的屏蔽位Mask有效,减少一次DDR的读更新操作。
将要替换的Block数据写回到DDR中的步骤具体为:
根据Block中写入数据的屏蔽标志Mask有效的数据写回到DDR中;
带Mask的写回需要先将DDR中一个Tile的数据读回并解压,然后与要写数据进行合并后再压缩后写回到DDR中。
所述复杂的图形场景为:GPU的绘制场景中区域三角形重复绘制次数大于Cache的更新块中包含的绘制Tile数量的场景;
所述简单的图形场景为:GPU的绘制场景中区域三角形重复绘制次数小于Cache的更新块中包含的绘制Tile数量的场景。
本发明的优点是:
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国航空工业集团公司西安航空计算技术研究所,未经中国航空工业集团公司西安航空计算技术研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201611140730.7/2.html,转载请声明来源钻瓜专利网。