[发明专利]FDSOI技术的外延分面高度一致性改进

说明书

本发明涉及FDSOI技术的外延分面高度一致性改进。本发明提供了一种通过使用多个间隙壁来控制抬升式源/漏外延结构的分面高度的方法，以及由此形成的装置。实施例包括：在SOI层上设置栅极结构；在邻近该栅极结构的该SOI层上及该栅极结构的相对侧上形成第一对间隙壁；在邻近该栅极结构的该第一对间隙壁的上表面上及该栅极结构的该相对侧上形成第二对间隙壁；以及在该SOI上形成一对分面抬升式源/漏结构，各该分面源/漏结构分面于该第一对间隙壁的该上表面，其中，与该第一对间隙壁相比，该第二对间隙壁对外延生长更具有选择性。

技术领域

本发明涉及通过前端工艺(front-end-of-line；FEOL)流程制造半导体装置，尤其适用于全耗尽绝缘体上硅(fully depleted silicon-on-insulator；FDSOI)技术。

背景技术

FDSOI技术依赖过填充外延(epi)层来向源/漏极供应掺杂物，其导致(栅极与抬升式源/漏极之间)极高的寄生电容。针对FDSOI技术，较佳采用分面外延来降低此寄生电容(Ceff)，但它难以控制。分面外延也可能遭受不良的晶圆至晶圆(wafer-to-wafer)及批次至批次(lot-to-lot)变化性。例如，分面高度、Ceff、将要扩散至沟道的可用掺杂物、以及硅化物邻近性都是可变化的。

因此，需要能够控制分面抬升式源/漏外延形成的方法，以及由此形成的装置。

发明内容

本发明的一个态样是一种通过使用多个间隙壁来控制抬升式源/漏外延结构的分面高度的工序。

本发明的另一个态样是一种包括抬升式源/漏外延结构的受控分面的装置。

本发明的额外态样以及其它特征将在下面的说明中阐述，且本领域的普通技术人员在检查下文以后将在某种程度上清楚该些额外态样以及其它特征，或者该些额外态样以及其它特征可自本发明的实施中获知。本发明的优点可如所附权利要求书中所特别指出的那样来实现和获得。

依据本发明，某些技术效果可通过一种方法在某种程度上实现。该方法包括：在绝缘体上硅(silicon-on-insulator；SOI)层上设置栅极结构；在邻近该栅极结构的该SOI层上及该栅极结构的相对侧上形成第一对间隙壁；在邻近该栅极结构的该第一对间隙壁的上表面上及该栅极结构的该相对侧上形成第二对间隙壁；以及在该SOI上形成一对分面抬升式源/漏结构，各该分面源/漏结构分面于该第一对间隙壁的该上表面，其中，与该第一对间隙壁相比，该第二对间隙壁对外延生长更具有选择性。

本发明的态样包括形成该第一对间隙壁至比该第二对间隙壁大的宽度。其它态样包括通过该第一组间隙壁的其中之一的宽度与该第二对间隙壁的其中之一的宽度之间的差异控制该抬升式源/漏结构的分面。另外的态样包括通过该第一组间隙壁的材料与该第二对间隙壁的材料之间的差异控制该抬升式源/漏结构的分面。另一个态样包括通过分子层沉积(molecular layer deposition；MLD)形成由熔炉氮化物构成的该第一对间隙壁。额外态样包括通过等离子体增强型化学气相沉积(plasma enhanced chemical vapordeposition；PECVD)形成由沉积氮化物构成的该第一对间隙壁。其它态样包括形成具有在45°与90°之间的侧壁角的各该第一对间隙壁，该侧壁角背对该栅极结构。另一个态样包括通过MLD形成由熔炉氮化物构成的该第二对间隙壁。额外态样包括形成由低K膜构成的该第二对间隙壁。其它态样包括通过外延生长形成该分面抬升式源/漏结构。

本发明的另一个态样是一种装置，包括：栅极结构，形成于SOI层上；第一对间隙壁，形成于该SOI层上及该栅极结构的相对侧上；第二对间隙壁，形成于邻近该栅极结构及该栅极结构的该相对侧上，与该第一对间隙壁相比，该第二对间隙壁对外延生长更具有选择性；以及一对分面抬升式源/漏结构，形成于该SOI上，各该源/漏结构分面于该第一对间隙壁的上表面。