[发明专利]一种具有输入频率自动识别功能的参考环电路及实现方法

权利要求书

1.一种具有输入频率自动识别功能的参考环电路，其特征在于，包括：开关S1、开关S2、时钟管理芯片、环路滤波器、100MHz晶振、限幅放大器、反相器、CPLD以及DAC，所述时钟管理芯片、环路滤波器依次串联，所述限幅放大器、反相器、CPLD、DAC依次串联，所述开关S1的输入端与参考输入端口相连，CPLD控制所述开关S1的输出端连接时钟管理芯片或限幅放大器，CPLD控制所述开关S2的输入端与所述环路滤波器或DAC相连，所述开关S2的输出端与所述100MHz晶振相连；

所述时钟管理芯片内部集成了参考分频器R、反馈分频器N、鉴频鉴相器、电荷泵以及时钟输出分频器；

参考分频器R和反馈分频器N均与鉴频鉴相器相连，反馈分频器N与电荷泵以及时钟输出分频器相连。

2.根据权利要求1所述的具有输入频率自动识别功能的参考环电路，其特征在于,所述100MHz晶振为恒温或温补晶振。

3.根据权利要求1所述的具有输入频率自动识别功能的参考环电路，其特征在于, 所述开关S1和开关S2均为单刀双掷模拟开关。

4.根据权利要求1所述的具有输入频率自动识别功能的参考环电路，其特征在于, 所述CPLD内部预定义了所有可识别的参考频率点对应的计数值范围。

5.一种具有输入频率自动识别功能的参考环电路的实现方法，其特征在于，采用权利要求1-4任意一项所述的一种具有输入频率自动识别功能的参考环电路，包括以下步骤：

步骤一、外参考信号初次接入整机的参考输入端口时，开关S1切向通道B，限幅放大器和反相器后将输入信号转换成数字方波信号后输入至CPLD中；

步骤二、CPLD首先对所述数字方波信号进行2^M分频，使计数脉冲周期在50ms以上；

步骤三、由待调谐锁定的100MHz时钟信号对分频后的数字脉冲信号进行计数，得到单个周期内的计数值及计数误差，根据CPLD程序中预定义的与每一个已知参考频率值相对应的计数值中心和误差范围来比较确定外参考输入信号的频率；

步骤四、在计算得到的频率值为1MHz的非整数倍数值时，将开关S1和开关S2保持切换在B通道，CPLD比较所述计数值与机内存储的参考频率对应计数值的误差，如误差范围在±1以内，则认为环路锁定，否则，CPLD调整DAC数值，当计数值比对应频率点计数值偏大时调高DAC数值，反之则调低DAC数值，直至计数误差在±1范围以内，则频率锁定过程结束，停止DAC调整；

在计算得到的频率值为1MHz整数倍时，CPLD控制开关S1和S2切换至通道A，由时钟管理芯片、环路滤波器、100MHz晶振构成锁相环，由于CPLD程序通过计算确定外参考输入频率值，如鉴相频率为1MHz，则反馈分频比N为100，参考分频比R为f0（MHz），开关切换完成后CPLD输出锁相控制字分频比R和N至时钟管理芯片内部寄存器，使恒温晶振输出频率锁相至外部参考频率上；

步骤五、在环路锁定后，CPLD发送当前参考频率值至主机并在程序显示界面上输出当前参考信号的频率值。

6.根据权利要求5所述具有输入频率自动识别功能的参考环电路的实现方法，其特征在于，所述步骤二中M取16以上的数字。

7.根据权利要求5所述具有输入频率自动识别功能的参考环电路的实现方法，其特征在于，所述步骤四中晶振的调谐增益为正。