[发明专利]具有NFET结构的半导体器件及其制造方法

说明书

技术领域

本发明实施例涉及具有NFET结构的半导体器件及其制造方法。

背景技术

诸如金属氧化物半导体场效应晶体管(MOSFET)的栅极半导体器件通常形成在IC芯片的有源隔离区域中。在MOSFET中，在具有相应的S/D端子的硅衬底中形成掺杂剂注入的源极和漏极区域(S/D)。MOSFET还包括栅极结构，每个栅极结构均包括多晶硅材料并且通过合适的介电栅极绝缘体或诸如二氧化硅的氧化物层与衬底电隔离。当施加足够高的栅极电压时，在栅极氧化物层和衬底之间的界面处形成了位于栅极结构下面的未掺杂层和沟道。导电沟道延伸在源极和漏极之间，从而当在源极和漏极之间施加电压时，电流流经沟道。

可以通过本领域中已知的具有P-型或N-型杂质的掺杂剂离子注入在硅衬底中形成源极和漏极区域，以分别形成N-型场效应晶体管(NFET)或PFET。在NFET的情况下，NFET中的磷浓度可以降低NFET的串联电阻。

然而，传统的NFET器件和制造NFET器件的方法的不是在所有方面都已完全令人满意。

发明内容

根据本发明的一个实施例，提供了一种一种半导体器件，包括：硅衬底；源极/漏极部分，设置在所述硅衬底内，其中，所述源极/漏极部分包括至少一个含n-型掺杂剂部分；以及覆盖层，位于所述源极/漏极部分上面并且覆盖所述源极/漏极部分，其中，所述覆盖层包括碳化硅(SiC)或硅锗(SiGe)。

根据本发明的另一实施例，还提供了一种半导体器件，包括：硅衬底，包括位于所述硅衬底内的两个源极/漏极部分，其中，所述源极/漏极部分的每个均包括至少一个含n-型掺杂剂部分，所述至少一个含n-型掺杂剂部分包括高掺杂区域和设置在所述高掺杂区域下面并且邻接所述高掺杂区域的低掺杂区域；栅极结构，插入在所述源极/漏极部分之间；以及覆盖层，位于所述源极/漏极部分的每个上面并且覆盖所述源极/漏极部分的每个，其中，所述覆盖层包括SiC或SiGe。

根据本发明的又一实施例，还提供了一种制造半导体器件的方法，所述方法包括：提供硅衬底；将至少一个源极/漏极部分限定在所述硅衬底内；对所述至少一个源极/漏极部分的每个均实施第一原位掺杂外延生长工艺，以在所述至少一个源极/漏极部分的每个中均形成至少一个含n-型掺杂剂部分；以及对所述至少一个含n-型掺杂剂部分实施第二原位掺杂外延生长工艺，以形成位于所述至少一个源极/漏极部分的每个上面并且覆盖所述至少一个源极/漏极部分的每个的覆盖层，其中，所述覆盖层包括SiC或SiGe，并且所述至少一个源极/漏极部分的每个的上表面均位于所述硅衬底的顶面之上或与所述硅衬底的所述顶面对准。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1和图2是根据各个实施例的具有NFET结构的半导体器件的示意性截面图。

图3A至图3D是根据各个实施例的示出制造半导体器件的方法的中间阶段的示意性截面图。

图4是根据各个实施例的半导体器件的各个NFET结构的掺杂区域中的磷的二次离子质谱(SIMS)曲线。

图5是根据各个实施例的示出制造半导体器件的方法的流程图。

具体实施方式

以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实例。

此处使用的术语仅仅用于描述特定的实施例，该术语不用于限制用此方法附加的要求。例如，除非另有限定，单数形式的术语“一”或“这”也可以表示复数形式。虽然这些术语仅用于区分一个器件、一个区域或一个层与另一器件、另一区域或另一层，但是诸如“第一”和“第二”的术语用于描述各个器件、区域和层等。因此，在不背离所要求主题的精神的情况下，第一区域也可以称为第二区域，以此类推。此外，本发明可在各个实施例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。如此处使用的，术语“和/或”包括一个或多个关联的列出项的任何和全部的组合。