[发明专利]通过栅极自对准结改进结分布的替代体FINFET

说明书

本发明揭示通过栅极自对准结改进结分布的替代体FINFET，在位于牺牲栅极结构的相对侧上的半导体的部分上形成外延半导体层以后，将来自该外延半导体层的掺杂物扩散进入该半导体鳍片中，以形成含掺杂物半导体鳍片。移除牺牲栅极堆叠，以设置暴露该含掺杂物半导体鳍片的部分的栅极空腔。移除该含掺杂物半导体鳍片的该暴露部分，以在该栅极空腔下方设置开口。至少自该含掺杂物半导体鳍片的剩余部分的侧壁外延生长沟道，该沟道未经掺杂或者与该含掺杂物半导体鳍片的剩余部分相比经较少掺杂。因此，在该沟道区与该含掺杂物半导体鳍片的剩余部分之间形成突变结。

技术领域

本申请涉及半导体装置制造，尤其涉及具有与栅极电极自对准的突变结(abruptjunctions)的鳍式场效应晶体管(fin field effect transistor；FinFET)的制造。

背景技术

FinFET因其快速开关时间及高电流密度而成为想要的装置架构。在其基本的形式中，FinFET包括源区、漏区以及位于该源区与该漏区之间的鳍形沟道区。在该鳍片上方所形成的栅极电极调节该源区与该漏区之间的电子或空穴流动。通常在该栅极电极的侧壁上形成栅极间隙壁，以控制栅极至源极/漏极间距。

随着FinFET的尺寸进一步缩小，设计人员面临在短沟道效应与源极/漏极电阻之间的权衡中。用以降低电阻的较大源极/漏极掺杂增加结深度以及相关的短沟道效应。因此，需要新型的装置结构来设置突变结，同时最大限度地降低短沟道效应。

自源/漏区向FinFET的沟道区的掺杂物横向扩散的程度也受到很大关注。由于使用扩散制程时难以实现掺杂物分布的精确控制，因此FinFET的沟道区也可能被掺杂。FinFET中的该沟道掺杂导致载流子迁移率降低并因此不利于性能。该沟道掺杂也导致随机掺杂物波动(random dopant fluctuation；RDF)，该随机掺杂物波动是影响芯片变异的主要因素之一。因此，想要制造具有很少或没有沟道掺杂的FinFET，以避免由该沟道掺杂引起的不利后果。

发明内容

本申请提供具有与栅极电极自对准的突变结的FinFET。此类突变结的形成包括通过退火，将掺杂物从在位于牺牲栅极结构的相对侧上的半导体鳍片的部分上所形成的外延半导体层扩散进入该半导体鳍片中，以形成含掺杂物半导体鳍片。设置该退火条件以确保该含掺杂物半导体鳍片中的高掺杂区延伸于该牺牲栅极结构中的牺牲栅极堆叠下方。随后，移除该牺牲栅极堆叠，以设置暴露该含掺杂物半导体鳍片的部分的栅极空腔。移除该含掺杂物半导体鳍片的该暴露部分，以在该栅极空腔下方设置开口。至少自该含掺杂物半导体鳍片的剩余部分的侧壁外延生长沟道区。因此，在该沟道区与该含掺杂物半导体鳍片的剩余部分之间形成突变结。该突变结自对准后续形成的功能栅极堆叠。

在本申请的一个态样中，提供一种半导体结构。该半导体结构包括相互隔开并位于衬底上的源区与漏区，位于该源区与该漏区之间且位于该衬底上的沟道区，以及位于该沟道区上方的栅极堆叠。该栅极堆叠的侧壁与该沟道区的侧壁垂直重合。第一突变结位于该沟道区与该源区之间的界面处，且第二突变结位于该沟道区与该漏区之间的界面处。

在本申请的另一个态样中，提供一种形成半导体结构的方法。该方法包括在半导体鳍片的部分上方形成牺牲栅极结构。该牺牲栅极结构包括牺牲栅极堆叠以及位于该牺牲栅极堆叠的侧壁上的栅极间隙壁。随后，在未被该牺牲栅极结构覆盖的该半导体鳍片的部分上方形成包括第一导电类型的掺杂物的外延半导体层。接着，通过将来自该外延半导体层的该掺杂物扩散进入该半导体鳍片中而形成含掺杂物半导体鳍片。该含掺杂物半导体鳍片上的掺杂物浓度分布为渐变，以使位于该牺牲栅极堆叠下方的该含掺杂物半导体鳍片的部分与该含掺杂物半导体鳍片的另一部分相比具有较低的掺杂物浓度。在移除该牺牲栅极堆叠以形成暴露该含掺杂物半导体鳍片的部分的栅极空腔以后，移除该含掺杂物半导体鳍片的该暴露部分，以在该栅极空腔下方设置开口。随后，在该开口中形成沟道区。接着，在该沟道区上方的该栅极空腔中形成功能栅极堆叠。

附图说明