[发明专利]半导体器件及制造其的方法

说明书

本发明提供一种半导体器件，包括：n‑型层，其设置在n+型碳化硅衬底的第一表面上；第一沟槽，其在n‑型层中形成；p型区域，其设置在第一沟槽的两个侧表面上；n+型区域，其设置在第一沟槽的两个侧表面上，并且设置在n‑型层和p型区域上；栅极绝缘层，其设置在第一沟槽内侧；栅电极，其设置在栅极绝缘层上；氧化物层，其设置在栅电极上；源电极，其设置在氧化物层和n+区域上；以及漏电极，其设置在n+型碳化硅衬底的第二表面上，其中作为累积层沟道的第一沟道和作为反型层沟道的第二沟道设置在第一沟槽的两个侧表面中，并且第一沟道和第二沟道被设置成在n+型碳化硅衬底的第一表面的水平方向上相邻。

技术领域

本公开涉及包括碳化硅(SiC)的半导体器件及制造其的方法。

背景技术

随着近来大型和大容量应用装置的趋势，具有高击穿电压、高电流容量和高速开关特性的功率半导体器件已经变得必要。

这种功率半导体器件应当具有低导通电阻或低饱和电压，以便当非常大的电流流过时，降低导电状态下的功率损耗。此外，功率半导体器件应当能够承受在关闭状态下或者在开关关闭的时刻施加到功率半导体器件的两个端部的PN接合处的反向高电压，即，高击穿电压特性。

在功率半导体器件中，金属氧化物半导体场效应晶体管(MOSFET)最常用作数字电路和模拟电路中的场效应晶体管。

使用碳化硅(SiC)的MOSFET可降低导通电阻以降低功率消耗，但是沟道的电子迁移率可较低，使得可存在高沟道电阻。已经开发了应用具有累积沟道的沟槽栅极的碳化硅MOSFET，以减轻这种情况。

背景技术部分中公开的上述信息仅仅是为了增强对本公开的背景的理解，因此其可包含不构成该国家本领域普通技术人员已知的现有技术的信息。

发明内容

本公开降低了应用具有累积层沟道的沟槽栅极的碳化硅MOSFET中的半导体器件的工艺的难度。

根据本公开的示例性实施例，一种半导体器件包括：n-型层，其设置在n+型碳化硅衬底的第一表面上；第一沟槽，其在n-型层中形成；p型区域，其设置在第一沟槽的两个侧表面上；n+型区域，其设置在第一沟槽的两个侧表面上，并且设置在n-型层和p型区域上；栅极绝缘层，其设置在第一沟槽内侧；栅电极，其设置在栅极绝缘层上；氧化物层，其设置在栅电极上；源电极，其设置在氧化物层和n+区域上；以及漏电极，其设置在n+型碳化硅衬底的第二表面上，其中作为累积层沟道的第一沟道和作为反型层沟道的第二沟道设置在第一沟槽的两个侧表面中，并且第一沟道和第二沟道被设置成在n+型碳化硅衬底的第一表面的水平方向上相邻。

n-型层可包括接触n+型区域和第一沟槽的侧表面的第一部分。

第一沟道可设置在第一部分处。

p型区域可包括接触n+型区域和第一沟槽的侧表面的第二部分。

第二沟道可设置在第二部分处。

半导体器件可还包括第二沟槽，其设置在p型区域处，并且与第一沟槽分离。

n+型碳化硅衬底的第一表面和第二沟槽的下表面之间的间隔可比n+型碳化硅衬底的第一表面和第一沟槽的下表面之间的间隔长。

p型区域和n-型层彼此接触，并且p型区域和n-型层的接触表面具有台阶形状。