[发明专利]静态随机存取存储单元的布局

说明书

本发明的实施例提供了静态随机存取存储(SRAM)单元，其由彼此相对设置的第一边界和第二边界以及彼此相对设置且与第一边界和第二边界交叉的第三边界和第四边界限定。SRAM单元包括第一反相器、交叉连接至第一反相器的第二反相器以及连接至交叉连接的第一反相器和第二反相器的第一传输门晶体管和第二传输门晶体管，其中，第一反相器包括第一P‑型上拉晶体管和第一N‑型下拉晶体管，第二反相器包括第二P‑型上拉晶体管和第二N‑型下拉晶体。第一P‑型上拉晶体管和第二P‑型上拉晶体管的源极区域由在第一边界和第二边界之间连续地延伸的主源极有源区域形成。第一传输门晶体管和第二传输门晶体管以及第一N‑型下拉晶体管和第二N‑型下拉晶体管的源极区域由彼此间隔开的不同的源极有源区域形成。

技术领域

本发明的实施例涉及静态随机存取存储(SRAM)单元的布局，更具体地，涉及具有面积减小的SRAM单元的布局。

背景技术

随着在追求更高的器件密度、更高的性能、更低的功耗和更低的成本的过程中，半导体工业已进入纳米技术工艺节点，来自制造和设计问题的挑战已经引发了诸如鳍式场效应晶体管(Fin FET)的三维设计的发展。在Fin FET器件中，使用额外的侧壁以及抑制短沟道效是可能的。

另一候选是全环栅(GAA)器件。当Fin FET具有未由栅极控制的鳍底部时，在GAA器件中，沟道层的所有表面都可受到栅极的控制。诸如GAA MOSFET(或MISFET)器件的GAA器件包括非常窄的圆柱形沟道主体。具体地，具有在垂直方向(即，垂直于衬底)上延伸的沟道的垂直型GAA器件(VGAA)是有希望作为低功率SRAM应用的候选对象的器件。在本发明中，提供了使用具有小单位单元面积的VGAA器件的SRAM的新的布局结构和配置。

发明内容

根据本发明的一个方面，提供了一种静态随机存取存储(SRAM)单元，所述静态随机存取存储单元由彼此相对设置的第一边界和第二边界以及彼此相对设置且与所述第一边界和所述第二边界相交的第三边界和第四边界限定，所述SRAM单元包括：第一反相器，包括第一P-型上拉晶体管和第一N-型下拉晶体管；第二反相器，包括第二P-型上拉晶体管和第二N-型下拉晶体管，并且所述第二反相器交叉连接至所述第一反相器；以及第一传输门晶体管和第二传输门晶体管，连接至交叉连接的所述第一反相器和所述第二反相器，其中：所述第一P-型上拉晶体管和所述第二P-型上拉晶体管的源极区域由在所述第一边界和所述第二边界之间连续延伸的主源极有源区域形成，和所述第一传输门晶体管、所述第二传输门晶体管以及所述第一N-型下拉晶体管和所述第二N-型下拉晶体管的源极区域由彼此间隔开的不同的源极有源区域形成。

根据本发明的另一方面，提供了一种静态随机存取存储(SRAM)单元，所述静态随机存取存储单元由彼此相对设置的第一边界和第二边界以及彼此相对设置且与所述第一边界和所述第二边界交叉的第三边界和第四边界限定，所述SRAM单元包括：第一反相器，包括第一P-型上拉晶体管和第一N-型下拉晶体管；第二反相器，包括第二P-型上拉晶体管和第二N-型下拉晶体管，并且所述第二反相器交叉连接至所述第一反相器；以及第一传输门晶体管和第二传输门晶体管，连接至交叉连接的所述第一反相器和所述第二反相器，其中：所述第一N-型下拉晶体管的源极区域和所述第二N-型下拉晶体管的源极区域由在所述第一边界和所述第二边界之间连续地延伸的主源极有源区域形成，以及所述第一传输门晶体管、所述第二传输门晶体管以及所述第一P-型上拉晶体管和所述第二P-型上拉晶体管的源极区域由彼此间隔开的不同的源极有源区域形成。